频率计设计.doc

数字频率计
目录
设计目的……………………………………………03
设计要求……………………………………………03
选用器件……………………………………………04
设计原理……………………………………………04
方案设计……………………………………………06
PLD原理图……………………………………09
PLD 各个模块及其测试波形…………………10
方案总结……………………………………………19
设计目的
数字频率计是一种应用范围十分广泛的测试装置。数字频率计是使用数字显示出被测信号的一种仪器,被测信号可以是正弦波信号、方波信号、三角波信号和尖脉冲信号。
设计要求:
设计一个4位十进制数字式频率计,最大测量范围为10MHz。量程分10kHz、100kHz、1MHz和10MHz四档(、、、)
量程自动转换规则如下:
      当读数大于9999时,频率计处于超量程状态,此时显示器发出溢出指示,下一次测量时,量程自动增大一档,小数点位置随量程变更自动移位。
可用手动方式使量程在每次测量开始时处于最低档。
     采用记忆显示方式,即计数过程中不显示数据,待计数过程结束以后,显示计数结果,将此显示结果保持到下一次计数结束。显示时间应不小于1s。
(4)送入信号应是符合CMOS电路要求的脉冲波,对于小信号模拟信号应有放大整形电路。
可选用的器件:
74LJ84 (可编程器件)
=32768(或有源晶振 32K) 1只
CD4060 1片
LM311 1片
共阴数码管 4只
电容:22PF 1个
电阻:6MΩ 1只
1K 4只
10K 1只
设计原理:
数字频率计其基本原理是用几个串行的十进制计数器记录在特定时间间隔内的被测信号的脉冲个数并加以显示,即满足
f=N/T
式中,N-计数器的计数值,T-计数的时间间隔。
数字频率计组成原理框图如图1所示。电路分为四个部分:时基信号及定时控制电路;锁存信号和清零信号:计数、锁存、译码显示电路。其工作波形见图2示。
图1示:数字频率计原理框图
图2示:工作波形图
方案设计
一、数字频率计总体原理结构框图
LED数码管
译码器
寄存器
计数器
时基电路
分频器
时钟信号源
量程转换电路
CP
CP1
TB
被测信号Vi
1KHz
OFLW
S
二、各个部分电路的原理图
1、时基信号的产生
可用晶体振荡器产生秒脉冲,输出需经过一个二分频电路形成标准的闸门信号,电路图如图是3所示。
CD4060
秒脉冲输出
D
Q15

Q 15
1
1
14级分频计
Q14
3

6M
10 11 9

20PF
图3示:秒脉冲发生器

2、被测信号整形电路
整形电路的作用是讲输入的周期信号如正弦波、三角波或其他呈周期变化的波形变换成脉冲波,其周期不变。
将其他波形变换成脉冲波形的电路有多种,如斯密特触发器,单稳态触发器,比较器等。本方案采用LM311构成的反相迟滞比较器,电路图如图4所示。
图4示:整形电路
3、过量程自动转换
当计数器产生的溢出脉冲信号时,是多路选计数器加1,选择器将选通下一路的分频信号,即比上一次频率低10倍的信号,实现自动换挡。并通过地址译码器的输出使显示器的小数点移位,如图5所示。
至数码管小数点端
至频率计被测信号输入端溢出信号
2-4译码器
基本频率计

多路选择器
量程计数器



1/100
1/10 1/1000
1/1000分频器
清零
被测信号
图5示:量程自动转换原理框图
4、PLD部分原理框图
模块1 时基电路
MODULE timecontrol
TITLE 'timecontrol'
"inputs
basetime pin;
"outputs
door,latch,clr pin istype 'com';
q2,q1,q0 node istype 'reg';
q=[q2,q1,q0];
c,x=.c.,.x.;
equations
=basetime;
when q<7 then q:=+1
else q:=0;
when q==0 then door=1
else when q==1 then door=1
else door=0;
when q==2 then latch=1
else latch=0;
when q