Moore型同步时序逻辑电路的设计与分析.docx

实验九
Moore型同步时序逻辑电路的分析与设计
22920132203686 薛清文 周2下午实验
-实验目的：
同步时序逻辑电路的分析与设计方法
D，JK触发器的特性机器检测方法。
掌握时序逻辑电路的测试方法实验九
Moore型同步时序逻辑电路的分析与设计
22920132203686 薛清文 周2下午实验
-实验目的：
同步时序逻辑电路的分析与设计方法
D，JK触发器的特性机器检测方法。
掌握时序逻辑电路的测试方法。
了解时序电路自启动设计方法。
了解同步时序电路状态编码对电路优化作用。
一 、一 一一
一・ 实验原理：
Moore同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图(逻辑图)，选择芯片，根据芯片管脚， 在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号(单脉冲信号 或连续脉冲信号)，求出电路的状态转换图或时序图(工作波形)，从中分析出电 路的功能。
Moore同步时序逻辑电路的设计方法：
分析题意，求出状态转换图。
状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-i<N <2n (N为状态数、n为触发器数)。
触发器选型(D、JK)。
状态编码，列出状态转换表，求出状态方程、驱动方程。
画出时序电路图。
时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不 能启动。
功能仿真，时序仿真。
同步时序逻辑电路的设计举例：
试用D触发器设421码模5加法计数器。
分析题意：由于是模5 (421码)加法计数器，其状态转换图如图1所示:
状态转换化简：由题意得该电路无等价状态。
确定触发器数：根据，2n-1<N <2n，n=3。
触发器选型：选择D触发器。
状态编码：Q3、Q2、Q1按421码规律变化。
列出状态转换表，如表1.
1毋曰加法针麟书卡诺围】
(7)利用卡诺图如图2,求状态方程、驱动方程。
三、实验仪器：
示波器1台。
函数信号发生器1台。
数字万用表1台。
多功能电路实验箱1台；
四、实验内容:
模5 （421码）（基于D触发器）加法计数器功能检验:
图7同泰楔S （421码）加法计数若电路
按图搭接电路，Cp接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd
接逻辑开关K12, Sd1、Sd2、Sd3分别接逻辑开关K1、K2、K3；接通电源后利用Rd 使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
可通过脉冲发生器进入各种状态。然后按单脉冲信号可观察L3L2L1的亮暗来 对比完整的状态转换图是否正确。
接入单脉冲，观察信号灯指示情况。
模5 （421码）（基于JK触发器）加法计数器的设计：

确定触发器数为n=3
列出JK触发器功能表和特征方程
，结合功能表列出状态转换表
，化简得到驱动方程
经过检验，无效状态代入状态方程后，可以自启动
Multisim 仿真
。1与 CP
1 I rrr |
-1 ram
时间
通遒』
M-B
x LzJ LZJ
s
- nV
V
% SB

T 75,374 nV
3,000 V
-宜1
s
V
V
FH苴
;宙；苜ft
；备；苜R
哩晅H
Isll b
〒度：500 us/Div
刻度:5 g
刻度：5加i”
轴位移（格）：o
V轴位移〔格）：
0
Y轴位移（格）：0
W 1[b/a If 1
［宝击irrn［营麻1
【寸席H n 11甘布1( - 1 •
触垣
边沿：困匡I富间商］
水平：D M
【单次］［齐常］［自由］［齐］,
Q2 与 CP
反向
保存
外触发
Q3 与 CP

仿真时出现问题：