DSP硬件结构.ppt

本章主要内容
TMS320C55x的总体结构
封装和引脚功能
CPU结构
CPU寄存器
存储空间和I/O空间
堆栈操作
中断和复位操作
第2章 TMS320C55x的硬件结构
TMS320C55x的总体结构
C55x芯片由CPU、存储空间、片内外设组成
不同芯片体系结构相同,具有相同的CPU,片上存储器和外围电路配置有所不同
图2-1 TMS320VC5509A框图
C55x CPU内部总线结构
内部独立总线:12组
程序地址总线(PAB):1组,24位
程序数据总线(PB):1组,32位
数据读地址总线(BAB、CAB、DAB):3组,24位
数据读总线(BB、CB、DB):3组,16位
数据写地址总线(EAB、FAB):2组,24位
数据写总线(EB、FB):2组,16位。
C55x的CPU组成
组成:
32×16位指令缓冲队列;
指令译码器。
功能:
接收程序代码并放入指令缓冲队列;
由指令译码器解释指令,再把指令流传给其它的工作单元
指令缓冲单元(I单元)
程序流单元(P单元)
地址-数据流单元(A单元)
数据运算单元(D单元)
存储器接口单元(M单元)
组成:
程序地址发生器;
程序控制逻辑
功能:
产生所有程序空间地址,并送到PAB总线
组成:
数据地址产生电路(DAGEN);
附加16位ALU和1组寄存器
功能:
产生读/写数据空间地址,并送到BAB、CAB、DAB总线
组成:
1个40位的筒形移位寄存器(barrel shifter);
2个乘加单元(MAC);
1个40位的ALU;
若干寄存器。
功能:
CPU中最主要的部分,是主要的数据处理部件
是CPU和数据空间或I/O空间之间传输所有数据的中间媒介
C55x存储器配置
存储空间
支持的存储器类型
特点
片内存储空间共有352KB(176K字);
外部存储空间共有16MB (8M字)
异步SRAM、EPROM;
同步DRAM;
同步突发SRAM
采用统一的程序/地址空间存储空间;
I/O空间与程序/地址空间分开
表2-1 C55x片内存储器配置
C55x外设配置
模数转换器(ADC)
可编程数字锁相环时钟发生器(DPLL)
指令高速缓存(I-Cache)
外部存储器接口(EMIF)
直接存储器访问控制器(DMA)
多通道串行缓冲口(McBSP)
10位,用于采集电压、面板旋钮的输入值
VC5509A的时钟频率可达200MHz,最小机器周期为5ns
1个可配置的24KB的存储器,可最小化对外部存储区的访问
可以实现与各种存储器件无缝连接
在无CPU涉入的情况下,允许数据在内部存储器和外部存储器、增强型主机接口(EHPI) 之间传输
为全双工串口,VC5509设有3个McBSP
增强型主机接口(EHPI)
2个16位的通用定时/计数器
8个可配置的通用I/O引脚(GPIO)
实时时钟(Real Time Clock,RTC)
看门狗定时器(Watchdog Timer)
USB
为16位并行接口,用于提供主处理器对DSP上的内部存储器的访问,可被配置成复用或非复用形式
提供一个时间参考,并能产生基于时间的报警来中断DSP
可以在软件陷入循环有没有受控退出的情况下,防止系统死锁
目前VC5506、VC5507、 VC5509各提供了1个USB接口,从机
表2-2 C55x片内外设配置
C55x的封装和引脚功能
不同C55x芯片通常有不同封装
为满足不同用途需求,C55x同一个芯片也往往有多种封装
本节以TMS320VC5509A PGE 封装为例讲述引脚配置及功能
只给出VC5509A PGE引脚的定义和简要描述,详细描述请参考文献[SPRS205J