(完整版)数字电路复习笔记.docx

该【(完整版)数字电路复习笔记 】是由【小熙】上传分享，文档一共【18】页，该文档可以免费在线阅读，需要了解更多关于【(完整版)数字电路复习笔记 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。Chapter1数制和数码
:Binary、Octal、Decimal、Hexadecimal
B→D:数字乘以其位权。
B→O:三位一组
B→H:四位一组
D→B:法一:整数部分:除以二,获取由余数以及最后的商(
0或1)构成的值,它们
的位权挨次为2^0,2^1,2^2。小数部分:乘以二,结果小于
1,则标记位为
0;大于1
则标记位为1,再将结果减去1后作下一轮乘以二,这样也获取一组值,它们的位权挨次为
2^(-1),2^(-2),2^(-3)
。法二:拼集,将该数与2^n作比较。
D→O、D→H都是先将D→B,而后B→O、B→H
O和H间变换都是以B为桥梁。
原码、反码、补码
正数:原码=反码=补码
负数:反码不变符号位,其余取反;补码先反码,再在最低位加
1
二进制数的计算
加:逢二进一
减:借一当二。A-B在计算机中是
A(补)+(-B)(补),获取是结果的补码。
乘:移位累加
除:长除法。同十进制,除数(
n位),若被除数最高的n位大于除数,则开始写商,
否则在n+1位开始。
二进制数码
对十进制数0~9编码,需要四位二进制,主要有:
有权码:8421码、2421码、5211码
无权码:格雷码、余
3码、循环余
3码
有权码的位权即为名称中的数字;
格雷码相邻两数只有一位数码产生变化,
且没法用计
算式表达。
Chapter2逻辑函数及其简化
逻辑运算
变量取值:0、1,逻辑运算1+1=1,而算数运算1+1=0。
基本运算:与、或、非
与门:Y=A?B=AB
或门:Y=A+B
非门:Y=
衍生运算:与非、或非、同或、异或
与非:
或非:
同或:
异或:
总结:逻辑符号中,与是&,或是≥1,非是1;
电路符号中,与是包子型,或是月亮型,非是小环。

公式、定律
基本公式
加法(或):注意A+A+A+=A加法重叠规律。
乘法(与):注意A·A·A·=A乘法重叠规律。
运算定律
联合律:加法、乘法
分配律:注意A+B·C=(A+B)·(A+C)交换律:加法、乘法
反演律:或非=非与、与非=非或(与=非或非、或=非与非)
汲取定律(汲取冗余项)
AABA
AABAB
其余公式
ABACBCABAC
ABACBCDABAC
运算法规
代入规则:因为只可取0或1,所以可用式子替量。
反演规则:对于任一逻辑表达式,原变量换成反变量、反变量换成原变量、与变非、非变与、0换成1、1换成0,两个表达式相等。
注意:ABCDEF
ABCDEF即与数目没关。
:两个式子相等,则其各自的对偶式也相等。
对偶式:与变或、或变与、1变0、0变1
总结:这些性质、定律、规则之所以成立,都是因为逻辑运算的自变量是布尔量。
逻辑函数的代数变换及简化
逻辑函数的表示方法:逻辑表达式、逻辑图、真值表、卡诺图
逻辑函数的标准形式:最大项表达式、最小项表达式
最大项:逻辑函数中全部自变量(原变量也许反变量)的或项。任何函数都可以被其最
大项之积独一描述。将这些最大项摆列出来,译码获取一个十进制数,即为最大项的编号。
L(A,B,C,D)(ABCD)?(ABCD)?(ABCD)?(ABCD)
N(用最大项编号)
最小项:逻辑函数中全部自变量(原变量也许反变量)的与项。任何函数都可以被其最小项之和独一描述。将这些最小项摆列出来,译码获取一个十进制数,即为最小项的编号。
L(A,B,C,D)ABCD
ABCDABCD
ABCD
ABCD
ABCDABCD
m(用最小项编号)
同一函数的最大项表达式和最小项表达式的关系:
二者的编号互补。实质应用中,常用
最小项表达式来表示一个逻辑函数,这是因为加比乘方便。

卡诺图其实就是方格表,每个方格对应自变量的一组取值,
AB
CD
00
01
11
10
00
m0
m1
m3
m2
01
m4
m5
m7
m6
11
m12
m13
m15
m14
10
m8
m9
m11
m10
注企图中m下标的变化,这是因为横、纵两向相邻的自变量取值只变化一个。
用卡诺图表示最小项表达式(
L=∑),则1表示原变量,0
表示反变量,也即变量的二
进制编码对应最小项编号时,
L=1;用卡诺图表示最大项表达式(
L=∏),则1表示反变量,
0表示原变量,也即变量二进制编码对应最大项编号时,
L=0。
卡诺图(最小项表达)的化简:相邻两个方格为
1,比较其自变量的二进制编码,有变
化的量则消去,留下不变量,且
1为原变量,0为反变量。注意化简时要把卡诺图当作一个
无缝连接的立体。两次合并方格,最少有一个小方格是不一样的。
Chapter3逻辑门电路

二极管开关特征
正导游通,反向截止
假如二极管外接正向电压,只要该电压值超出二极管的正向开启电压Vth,二极管导通,
,,流经二极管的电流较大,可以以为相当于开
关闭合。假如二极管外接反向电压,只要该电压不超出反向击穿电压VBR,也许小于Vth的
正向电压,流过二级干的电流很小,此时相当于开关断开。
三极管的开关特征(以NPN管为例)
三极管的三极:基极B(Base)、发射极E(Emitter)、集电极C(Collector)。
三极管三种工作状态:截止、放大、饱和,
截止:发射结反偏、集电结反偏,相当于开关断开。条件:IB0
放大:发射结正偏、集电结反偏,0IBICS/(ICS为集电极的饱和电流)
饱和:发射结正偏、集电结正偏,相当于开关闭合。条件:IBICS/
三极管的工作状态,主要看三极管脚的电位。
在数字电路中,NPN型三极管的集电极电压决定其自己的工作状态,若该电压信号为
高电平常,则该三极管处于饱和导通状态,若该电压信号为低电平,则该三极管处于截止状态。
MOS管的开关特征(以加强型为例)
栅极G(Gate)、漏极D(Drain)、源极S(source)。
UGS<开启电压UT:MOS管工作在截止区,漏源电流iDS基本为0,输出电压
UDS≈UDD,MOS管处于"断开"状态。
UGS>开启电压UT:MOS管工作在导通区,漏源电流iDS=UDD/(RD+rDS)。此中,rDS
为MOS管导通时的漏源电阻。输出电压UDS=UDD·rDS/(RD+rDS),假如rDS<<RD,则
UDS≈0V,MOS管处于"接通"状态。
三极管是流控元件,MOS管是压控元件;三极管开关速度慢,开关消耗大,驱动消耗大,
导通消耗也大;三极管廉价,
MOS管贵。
+12V
A
D1
F
+12V+3V
D1
B
D2
R1
D
A
A
R2
F
F
B
D2
-12V
与门
或门
非门

为了让多个逻辑门电路输出可以实现并联连接使用(线与)
,常用的电路形式有两种:
一种称为集电极开路门电路(
OCopencollectorgate);另一种为三态输出逻辑门电路(
TS
threestateoutputgate
)
Chapter4
组合逻辑电路
逻辑电路分为两大类:组合逻辑电路(
Combinationlogiccircuit
)和时序逻辑电路
(Sequentiallogiccircuit)
组合逻辑电路特色
输入域输出之间一般没有反响回路;
电路中没有记忆单元;
当输入信号的状态组合改变时,输出状态也随之改变。竞争与冒险Competition&Risk
竞争:组合电路中,某一输入变量经不一样路径传输后,到达电路中某一会合点的时间有先有后,此乃竞争。
冒险:因为竞争而使电路输出发生瞬时错误的现象。
假如一个自变量的原变量和反变量都出此刻逻辑函数中,那么就有产生竞争,但竞争未必产生冒险。
判断方法:
:假如函数表达式经过化简出现

FA

A

,则会出现负向毛刺,

称为

0型冒
险,假如函数表达式经过化简出现

FAA,则会出现正向毛刺,称为

1型冒险。
:
除掉竞争冒险的方法
加滤波电路(并联电容、串接积分电路)
加选通讯号(加使能端,避开毛刺)
增添冗余项
Chapter5中规模组合逻辑集成电路与应用
集成电路的规模:
SSI:smallscaleintegration
MSI:mediumscaleintegration
LSI:largescaleintegration

小规模
中规模
大规模
VLSI:verylargescaleintegration

超大规模

编码器
数字电路中,用二进制代码表示有关的信号称为二进制编码。
优先编码器允好多个输入信号同时有效,但是只依据此中优先级别最高的有效输入信号编码,对优先级别低的输入信号不予搭理。

把二进制代码变换成对应的高低电平,表示特定对象的过程称为译码。
数据选择器(multiplexerMUX)
有2n位地址输入、2n位数据输入、1位输出,每次在地址输入的控制下,从多路输入
数据中选择一路输出。
数据分配器(demultiplexerDEMUX)
又称多路分配器,功能与数据选择器相反,将一路输入数据按
n位离职分送到2n个数
据输出端上。
数值比较器
比较两数的大小。
加法器
一位加法器:
1位半加器:不过实现两个
1位二进制数相加逻辑功能的逻辑电路称为半加器,输入为
两个二进制数A和B,输出为和数So和进位数Co。
SoABABAB
CoAB
1位全加器:不但实现两个1位二进制数相加逻辑功能,还考虑到了低位进位进行相加
的逻辑电路称为全加器,其输入为两个1位二进制数A和B及低位的进位数Cn,其输出为
和数So及进位数Co。
So

(AB

AB)C

n

(AB

AB)C

n

AB

C
Co

(A

B)Cn

AB

(A

B)C

AB
用n片

1位全加器芯片能做出

n位全加器,但是,因为逐次进位需要时间

tpd,所以最
高位等候的时间为

ntpd,这会影响运转速度。所以便出现拥有超行进位功能的逻辑电路结
构。
Chapter6触发器
:拥有记忆功能,是构成时序逻辑电路的基本单元。
触发器特色:
,二者状态相反,有两稳固状态——1态和0态,故又称为
双稳态触发器
状态变化称为翻转,惹起翻转的信号称为触发信号。一旦触发器发生翻转,触发信号
就可以撤掉,但触发器状态保持不变。
时序工作。除了基本RS触发器外,其余触发器的触发信号的有效作用时间,都需要
时钟脉冲(上涨沿、降落沿、中间某一点)。触发脉冲作用前的输出状态定义为“现态”,用
Qn表示,而触发脉冲作用后的触发器输出状态定义为次态,用Qn1表示。

基本RS触发器:电路形式有两种:与非门结构和或非门结构。
图6-1与非门结构基本RS触发器
触发器的输入和输出之间有四种状况:
RS=01时,不论Qn状态是什么,都有Qn1=1,则Qn1=0,即不论触发器本来处于
什么状态都将变成0状态,这类状况称为基本
RS触发器置0或复位,R端称为基本RS触发
器的置
0端,也许复位端。
2.
RS=10时,不论Qn状态是什么,都有
Qn1
=1,即不论触发器本来处于什么状态都
将变成1状态,这类状况称为基本
RS触发器置
1或置位,S端称为基本RS触发器的置
1端,
也许置位端。
RS=11时,可知Qn1=Qn,即保持原状态,本来的状态被触发器储存起来,表现了触发器的记忆功能。
RS=00时,Qn1=Qn1=1,这不吻合触发器输出端互补的逻辑关系。所以触发器不
同意出现这类状况,所以可以获取基本RS触发器的拘束条件:
RS1
进一步可以获取基本RS触发器的逻辑表达式:
Qn1
S
RQn
RS
1
或非门构成的基本
RS触发器的逻辑表达式:
Qn1
S
RQn
RS
0
总结:与非门基本RS触发器的要点在于利用
0能关闭与非门,或非门基本RS触发器的
要点在于1能关闭或非门。
同步RS触发器:在基本RS触发器的基础上,加上控制逻辑电路,由控制脉冲CP(controlpulse)控制。CP=1时期接受输入信号,CP=0时状态保持不变。S、R之间SR=0的拘束。
图6-2同步RS触发器(与非门型)
或非门型的同步RS触发器的控制逻辑电路也是两个与非门构成。
主从RS触发器:
由两个相同的同步RS触发器构成,主触发器的触发信号能决定从触发器的触发信号,二者之间经过一个非门连接。
特色:
由两个同步RS触发器构成,受互补一直信号控制;
触发器的输出在时钟脉冲信号发生跳变(降落沿)时,发生翻转。主从JK触发器:
在主从RS触发器的基础上,输出端分别连接到主触发器作为其输入量之一。
特色:
,从根本上解决了输入信号直接控制的问题,CP=1时期接受输入信号,CP降落沿到来时触发翻转。
输入信号J、K之间没有拘束。
。
主从D触发器:
在JK触发器的基础上,若在输入信号K以前加上一反相器后和
器两输入信号互补,则构成主从D触发器。
主从T触发器
将JK触发器的输入信号J和K连接在一起,即J=K=T则构成

J相连,是主从T触发器。

JK触发
T‘触发器是当T=1时的T触发器。
Chapter7时序逻辑电路的解析与设计
时序逻辑电路归纳
时序电路的基本特色:
拥有记忆功能的元件
拥有反响通道,使记忆下来的状态能在下一时刻影响电路。
同步时序电路:电路中的各个触发器都一致在一个时钟脉冲作用下工作异步时序电路:电路中的各个触发器可以在不一样的时钟脉冲作用下工作
时序电路还可以分为:米里型(Mealy)——输出状态不但与储存电路的状态有关,还与输入有关;摩尔型(Moore)——输出状态仅与储存电路的状态有关。
时序电路的描述方法:逻辑方程、状态变换表(状态表)、状态变换图(状态图)、时序图(波形图)。
同步时序逻辑
电路设计步骤:
逻辑抽象
状态化简
状态编码
确立触发器种类
画出电路逻辑图,检查电路自启动状况
异步时序逻辑
异步时序逻辑电路需要确立每一个触发器的时钟信号,列出相应的时钟方程,判断各个触发器在何时可以进行状态的改变。
Chapter8常用时序集成器件
计数器
利用JK触发器,经过对其输入、脉冲的不一样连接方法,可以构成二进制同步计数器,二进制异步计数器、十进制计数器等多种加减法计数器。
集成计数器芯片74LS161是4位二进制同步加法计数器,双列直插标准封装集成计数器主要作为分频、准时、计时和脉冲节拍产生器等使用。
用集成计数器构成任意进制的计数器,详尽方法包含反响清零法(基数反响到清零端)、反响置零法、反响置数法。
分频表示变化频率是原脉冲的N分之一,也即周期是原脉冲的N倍。

锁存器
锁存器:也称存放器,计算机和数字电子系统顶用于储存二进制代码等运算数据的一种逻辑器件。仅有并行输入、输出数据功能的存放器****惯称为锁存器;拥有串行输入、输出数
据功能的,也许同时拥有串行和并行输入、输出数据功能的存放器称为移位存放器。移位存放器又称为串行输入存放器,分为右移位存放器、左移位存放器和双向存放器。
锁存器仅用于储存二进制代码,在CP信号作用下,其储存数码的储存时间是一个时钟脉冲周期。触发器是构成储存器的主要逻辑零件,每个触发器储存一位二进制数码。
对于只有两态输出的存放器,一般用D触发器作为其基本单元,对于有三态输出的存放器,则由三态或门构成。
移位存放器(左、右、双向)
存放器在每个时钟脉冲CP控制信号的作用下,储存的数据挨次由低向高挪动一位称为左移位存放器,反之则为右移位存放器
几个边缘D触发器串接,且采纳同一时钟脉冲信号,后一个触发器的输入时前一个的输
出,在每次触发信号产生作用时,后一个触发器的现态为前一触发器的次态,所以保证了数据的移位。
移位存放器的作用
环形计数器
扭环形计数器
序列脉冲发生器
Chapter9555准时器及多谐振荡器

准时器
555
准时器的结构及工作原理
准时器的内部结构:
三个电阻构成基准电压电路
两个运算放大器构成单门限电压比较器
两个与非门构成基本RS触发器
双极性三极管构成放电开关电路。discharge
VCC电源
RD复位
(8)
(4)
5k
Ω
控制电压
vIC
(5)
R&
vI1
(6)
C1
阈值输入
G
5kΩ
&
1(3)vO
VCC
RD
&
vIC
5
8
4
(2)
S
vI2
C2
vI1
触发输入
6
3vO
5kΩ
vI2
555
2
,
(7)
,
vO
T
vO
7
放电端
1
(1)
(a)
(b)
图9-1555集成电路内部结构图