半导体英文词汇.docx

该【半导体英文词汇 】是由【PIKAQIU】上传分享，文档一共【22】页，该文档可以免费在线阅读，需要了解更多关于【半导体英文词汇 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。1ActiveArea主动区〔工作区〕主动晶体管〔ACTIVETRANSISTOR〕被制造的区域即所谓的主动区〔ACTIVEAREA〕。在标准之MOS制造过程中ACTIVEAREA是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的,而由于利用到局部场氧化之步骤,所以ACTIVEAREA会受到鸟嘴〔BIRD’SBEAK〕之影响而比原先之氮化硅光罩所定义的区域来的小,,’SBEAK存在,。
ACTONE***1.***是有机溶剂的一种,分子式为CH3COCH3。,具刺激性及薄荷臭味之液体。,主要在于黄光室内正光阻之清洗、擦拭。
对神经中枢具中度麻醉性,对皮肤黏膜具略微毒性,长期接触会引起皮肤炎,吸入过量
之***蒸汽会刺激鼻、眼结膜及咽喉黏膜,甚至引起头痛、恶心、呕吐、目眩、意识不明等。
允许浓度1000PPM。
::检查黄光室制程;光阻掩盖→对准→曝光→显影。觉察缺点后,如掩盖不良、显影不良„等即予修改,以维护产品良率、品质。:利用目检、显微镜为之。
:AEI即AfterEtchingInspection,在蚀刻制程光阻去除前及光阻去除后,分别对产品实施全检或抽样检查。:2-1提高产品良率,避开不良品外流。2-2到达品质的全都性和制程之重复性。2-3显示制程力气之指针2-4阻挡特别扩大,,非必要时很少作修改,由于重去氧化层或重长氧化层可能造成组件特性转变牢靠性变差、缺点密度增加,生产本钱增高,以及良率降低之缺点。
AIRSHOWER空气洗尘室进入干净室之前,需穿无尘衣,因在外面更衣室之故,无尘衣上沾着尘埃,故进干净室之前,需经空气喷洗机将尘埃吹掉。
:利用芯片上的对准键,一般用十字键和光罩上的对准键合对为之。:在IC的制造过程中,必需经过6~10次左右的对准、曝光来定义电路图案,对准就是要将层层图案准确地定义显像在芯片上面。:、电组合代替人眼,即机械式对准。
ALLOY/SINTER熔合Alloy之目的在使铝与硅基(SiliconSubstrate)之接触有Ohmic
特性,即电压与电流成线性关系。Alloy也可降低接触的阻值。
AL/SI铝/硅靶此为金属溅镀时所使用的一种金属合金材料利用Ar游离的离子,让其撞击此靶的外表,把Al/Si的原子撞击出来,而镀在芯片外表上,一般使用之组成为Al/Si(1%),将此当作组件与外界导线连接。
AL/SI/CU铝/硅/铜金属溅镀时所使用的原料名称,通常是称为TARGET,其成分为
﹪铜,1﹪﹪铝,一般制程通常是使用99﹪铝1﹪硅,后来为了金属电荷迁移现象〔ELECTROMIGRATION〕﹪铜,以降低金属电荷迁移。
ALUMINUN铝此为金属溅镀时所使用的一种金属材料,利用Ar游离的离子,让
其撞击此种材料做成的靶外表,把Al的原子撞击出来,而镀在芯片外表上,将此当作组件与外界导线之连接。
ANGLELAPPING角度研磨AngleLapping的目的是为了测量Junction的深度,所作的芯片前处理,这种承受光线干推想量的方法就称之AngleLapping。公式为Xj=λ/2NF即Junction深度等于入射光波长的一半与干预条纹数之乘积。但渐渐的随着VLSI组件的缩小,准确度及周密度都无法因应。如SRP(SpreadingResistancePrqbing)也是应用AngleLapping的方法作前处理,承受的方法是以外表植入浓度与阻值的对应关系求出Junction的深度,准确度远超过入射光干预法。
ANGSTRON埃是一个长度单位,其大小为1公尺的百亿分之一,约为人的头发宽度之五十万分之一。此单位常用于IC制程上,表示其层〔如SiO2,Poly,SiN„.〕厚度时
用。
APCVD〔ATMOSPRESSURE〕常压化学气相沉积APCVD为Atmosphere(大气),
Pressure(压力),Chemical(化学),Vapor(气相)及Deposition(沉积)的缩写,也就是说,反响气体〔如SiH4(g),B2H6(g),和O2(g)〕在常压下起化学反响而生成一层固态的生成物〔如BPSG〕于芯片上。
AS75***自然界元素之一;由33个质子,42个中子即75个电子所组成。半导体工业用的***离子〔As+〕可由AsH3气体分解得到。***是N-TYPEDOPANT常用作N-场区、空乏区及S/D植入。
ASHING,STRIPPING ,系利用电浆方式〔Plasma〕,
将芯片外表之光阻加以去除。,系利用氧气在电浆中所产生只自由基〔Radical〕与光阻〔高分子的有机物〕发生作用,产生挥发性的气体,再由帮浦抽走,到达光阻去除的目的。,但是假设产品经过离子植入或电浆蚀刻后,外表之光阻或发生碳化或石墨化等化学作用,整个外表之光阻均已变质,假设以硫酸吃光阻,无法将外表已变质之光阻加以去除,故均必需先以电浆光阻去除之方式来做。
ASSEMBLY晶粒封装以树酯或陶瓷材料,将晶粒包在其中,以到达保护晶粒,隔绝环境污染的目的,而此一连串的加工过程,即称为晶粒封装〔Assembly〕。封装的材料不同,其封装的作法亦不同,本公司几乎都是以树酯材料作晶粒的封装,制程包括:芯片切割
→晶粒目检→晶粒上「架」〔导线架,即Leadframe〕→焊线→模压封装→稳定烘烤〔使树
酯物性稳定〕→切框、弯脚成型→脚沾锡→盖印→完成。以树酯为材料之IC,通常用于消费性产品,如计算机、计算器,而以陶瓷作封装材料之IC,属于高性赖度之组件,通常用于飞弹、火箭等较周密的产品上。
BACKGRINDING晶背研磨利用研磨机将芯片反面磨薄以便测试包装,着重的是厚度均匀度及反面之干净度。一般6吋芯片之厚度约20mil~30mil左右,为了便于晶粒封装打线,故需将芯片厚度磨薄至10mil~15mil左右。
BAKE,SOFTBAKE,HARDBAKE烘烤,软烤,预烤烘烤〔Bake〕:在集成电路芯片上的制造过程中,将芯片至于稍高温〔60℃~250℃〕的烘箱内或热板上均可谓之烘烤,随其目的的不同,可区分微软烤〔Softbake〕与预烤〔Hardbake〕。软烤〔Softbake〕:其使用时机是在上完光阻后,主要目的是为了将光阻中的溶剂蒸发去除,并且可增加光阻与芯片之附着力。预烤〔Hardbake〕:又称为蚀刻前烘烤〔pre-etchbake〕,主要目的为去除水气,增加光阻附着性,尤其在湿蚀刻〔wetetching〕更为重要,预烤不全长会造成过蚀刻。
BF2二***化硼·一种供做离子植入用之离子。·BF2+是由BF3+气体晶灯丝加热分解成:B10、B11、F19、B10F2、B11F2。经Extract拉出及质谱磁场分析后而得到。·是一种P-type离子,通常用作VT植入〔闸层〕及S/D植入。
BOAT晶舟Boat原意是单木舟,在半导体IC制造过程中,常需要用一种工具作芯片传送、清洗及加工,这种承载芯片的工具,我们称之为Boat。一般Boat有两种材质,一是石英、另一是铁***龙。石英Boat用在温度较高〔大于300℃〕的场合。而铁***龙Boat则用在传送或酸处理的场合。
。6:1BOE蚀刻即表示
HF:NH4F=1:6的成分混合而成。HF为主要的蚀刻液,NH4F则作为缓冲剂使用。利用NH4F固定〔H+〕的浓度,使之保持确定的蚀刻率。HF会浸蚀玻璃及任何含硅石的物质,对皮肤有猛烈的腐蚀性,不留神被溅到,应用大量水冲洗。
BONDINGPAD焊垫焊垫-晶利用以连接金线或铝线的金属层。在晶粒封装
〔Assembly〕的制程中,有一个步骤是作“焊线”,即是用金线〔塑料包装体〕或铝线〔陶
瓷包装体〕将晶粒的线路与包装体之各个接脚依焊线图〔BondingDiagram〕连接在一起,如此一来,晶粒的功能才能有效地应用。由于晶粒上的金属线路的宽度即间隙都格外窄小,
〔目前SIMC所致的产品约是微米左右的线宽或间隙〕,而用来连接用的金线或铝线其线径
目前由于受到材料的延展性即对金属接线强度要求的限制,~〔~33j
微米〕左右,在此状况下,要把二、三十微米的金属线直接连接到金属线路间距只有3微米的晶粒上,确定会造成多条铝线的接桥,故晶粒上的铝路,在其末端皆设计成一个约4mil见方的金属层,此即为焊垫,以作为接线使用。焊垫通常分布再晶粒之四个外围上〔以粒封装时的焊线作业〕,其外形多为正方形,亦有人将第一焊线点作成圆形,以资辨识。焊垫由于要作接线,其上得护层必需蚀刻掉,故可在焊垫上清楚地看到“开窗线”。而晶粒上有时亦可看到大块的金属层,位于晶粒内部而非四周,其上也看不到开窗线,是为电容。
BORON硼自然元素之一。由五个质子及六个中子所组成。所以原子量是11。另外有同位素,是由五个质子及五个中子所组成原子量是10〔B10〕。自然界中这两种同位素之比例是4:1,可由磁场质谱分析中看出,是一种P-type的离子〔B11+〕,用来作场区、井区、VT及S/D植入。
BPSG含硼及磷的硅化物BPSG乃介于Poly之上、Metal之下,可做为上下两层绝缘之用,加硼、磷主要目的在使回流后的Step较平缓,以防止Metalline溅镀上去后,造成断线。
BREAKDOWNVOLTAGE崩溃电压反向P-N接面组件所加之电压为P接负而N接正,如为此种接法则当所加电压通在某个特定值以下时反向电流很小,而当所加电压值大于此特定值后,反向电流会急遽增加,此特定值也就是吾人所谓的崩溃电压〔BREAKDOWNVOLTAGE〕一般吾人所定义反向P+-N接面之反向电流为1UA时之电压为崩溃电压,在P+-N或N+-P之接回组件中崩溃电压,随着N〔或者P〕之浓度之增加而减小。
BURNIN预烧试验「预烧」〔Burnin〕为牢靠性测试的一种,旨在检验出哪些在使用初期即损坏的产品,而在出货前予以剔除。预烧试验的作法,乃是将组件〔产品〕至于高温的环境下,加上指定的正向或反向的直流电压,如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将简洁游离而使故障模式〔FailureMode〕提早显现出来,到达筛选、剔除「早期夭折」产品之目的。预烧试验分为「静态预烧」〔StaticBurnin〕与「动态预烧」
〔DynamicBurnin〕两种,前者在试验时,只在组件上加上额定的工作电压即消耗额定的功率,而后者除此外并有仿真实际工作状况的讯号输入,故较接近实际状况,也较严格。根本上,每一批产品在出货前,皆须作百分之百的预烧试验,馾由于本钱及交货其等因素,有些产品旧祇作抽样〔局部〕的预烧试验,通过后才出货。另外对于一些我们认为它品质够稳定且够水准的产品,亦可以抽样的方式进展,固然,具有高信任度的产品,皆须通过百分之百的预烧试验。
CAD计算机关心设计CAD:ComputerAidedDesign计算机关心设计,此名词所包
含的范围很广,可泛称一切计算机为工具,所进展之设计;因此不仅在IC设计上用得到,建筑上之设计,飞机、船体之设计,都可能用到。在以往计算机尚未广泛应用时,设计者必需以有限之记忆、阅历来进展设计,可是有了所谓CAD后,我们把一些常用之规章、阅历存入计算机后,后面的设计者,变可节约不少从头摸索的工作,如此不仅大幅地提高了设计的准确度,使设计的领域进入另一天地。
CDMEASUREMENT微距测试CD:CriticalDimension之简称。通常于某一个层次中,为了把握其最小线距,我们会制作一些代表性之量测图形于晶方中,通常置于晶方之边缘。简言之,微距测量长当作一个重要之制程指针,可代表黄光制程之把握好坏。量测CD之层次通常是对线距把握较重要之层次,如氮化硅、POLY、CONT、MET„等,而目前较常用于测量之图形有品字型,L-BAR等。
CH3COOH醋酸ACETICACID醋酸澄清、无色液体、有刺激性气味、℃、沸点118℃。与水、酒精、***互溶。可燃。﹪以上之纯化物,有别于水简洁的醋酸食入或吸入纯醋酸有中等的毒性,对皮肤及组织有刺激性,危害性不大,被溅到用水冲洗。
CHAMBER真空室,反响室专指一密闭的空间,常有特别的用途:诸如抽真空、气体反响或金属溅度等。针对此特别空间之种种外在或内在环境:例如外在粒子数〔particle〕、湿度及内在温度、压力、气体流量、粒子数等加以把握。到达芯片最正确反响条件。
CHANNEL信道当在MOS晶体管的闸极上加上电压〔PMOS为负,NMOS为正〕,则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层〔InversionLayer〕,也就是其下之半导体P-type变成N-typeSi,N-type变成P-typeSi,而与源极和汲极,我们旧称此反转层为“信道”。信道的长度“ChannelLength”对MOS组件的参数有着极重要的影响,故我们对POLYCD的把握需要格外慎重。
CHIP,DIE晶粒一片芯片〔OR晶圆,即Wafer〕上有很多一样的方形小单位,这些小单位及称为晶粒。同一芯片上每个晶粒都是一样的构造,具有一样的功能,每个晶粒经包装后,可制成一颗颗我们日常生活中常见的IC,故每一芯片所能制造出的IC数量是很可观的,从几百个到几千个不等。同样地,假设因制造的疏忽而产生的缺点,往往就会涉及成百成千个产品。
CLT〔CARRIERLIFETIME〕截子生命周期一、定义少数戴子再温度平均时电子被束缚在原子格内,当外加能量时,电子获得能量,脱离原子格束缚,形成自由状态而参与电流岛通的的工作,但能量消逝后,这些电子/电洞将因在结合因素回复至平衡状态,因子当这些载子由被激发后回复平衡期间,称之为少数载子“LIFETIME“二、
CMOS 互补式金氧半导体金属氧化膜半导体〔MOS,METAL-OXIDE
SEMICONDUCTOR〕其制程程序及先在单晶硅上形成绝缘氧化膜,再沉积一层复晶硅〔或金属〕作为闸极,利用家到闸极的电场来把握MOS组件的开关〔导电或不导电〕。依据导电载子的种类,MOS,又可分成两种类型:NMOS〔由电子导电〕和PMOS〔由电洞导电〕。而互补式金氧半导体〔CMOSCOMPLEMENTARYMOS〕则是由NMOS及PMOS组合而成,具有省电、抗噪声力气强、α-PARTICLE免疫力好等很多优点,是超大规模集成电路〔VLSI〕的主流。
COATING光阻掩盖将光阻剂以浸泡、喷雾、刷怖、或滚压等方法加于芯片上,称为光阻掩盖。目前效果最正确的方法为旋转法;旋转法乃是将芯片以真空吸附于一个可旋转的芯片支持器上,适量的光阻剂加在芯片中心,然后芯片开头转动,芯片上的光阻剂向外流开,很均匀的散在芯片上。要得到均匀的光阻膜,旋转速度必需适中稳定。而旋转速度和光阻剂黏滞性绝应所镀光阻剂的厚度。光阻剂加上后,必需经过软烤的步骤,以除去光阻剂中过多的溶剂,进而使光阻膜较为坚硬,同时增加光阻膜与芯片的接合力气的主要方法就是在于适当调整软烤温度与时间。经过了以上的镀光阻膜即软烤过程,也就是完成了整个光阻掩盖的步骤。
CROSSSECTION横截面IC的制造根本上是由一层一层的图案积存上去,而为了了解积存图案的构造,以改善制程或解决制程问题,常常会利用破坏性切割方式以电子显微镜〔SEM〕来观看,而切割横截面、观看横截面的方式是其中较为普遍之一种。
C-VPLOT电容,电压圆译意为电容、电压图:也就是说当组件在不同状况下,在闸极上施以某一电压时,会产生不同之电容值〔此电压可为正或负〕,如此组件为抱负的组件;也就是闸极和汲极间几乎没有杂质在里面〔COMTAMINATION〕。当外界环境转变时〔温度
或压力〕,并不太会影响它的电容值,利用此可MONITORMOS组件之好坏,一般△V<。
CWQC全公司品质管制以往有些经营者或老板,始终都认为品质管制是品管部门或品管主管的责任,遇到品质管制做不好时,即马上指责品质主管,这是不对的。品质管制不是品质部门或某一单位就可以做好的,而是全公司每一部门全体人员都参与才能做好。固品质管制为到达经营的目的,必需结合公司内全部部门全体人员协力合作,构成一个能共同生疏,亦于实施的体系,并使工作标准化,且使所定的各种事项确实凿行,使自市场调查、争论、开发、设计、选购、制造、检查、试验、出货、销售、效劳为止的每一阶段的品质都能有效的治理,这就是所谓的全公司品质管制〔CompanyWideQualityControl〕。实施CWQC的目的最主要的就是要改善企业体质;即觉察问题的体质、重视打算的体质、重点指向的体质、重视过程的体质,以及全员有体系导向的体质。
CYCLETIME生产周期时间指原料由投入生产线到产品于生产线产生所需之生产/制造时间。在TI-ACER,生产周期有两种解释:一为“芯片产出周期时间”〔WAFER-OUTCYCLETIME 〕,一为“制程周期时间”〔PROCESSCYCLETIME〕“芯片产出周期时间”乃指单一批号之芯片由投入到产出所需之生产/制造时间。“制程周期时间”则指全部芯片于单一工站平均生产/制造时间,而各工站〔从头至尾〕平均生产/制造之加总极为该制程之制程周期时间。目前TI-ACERLINEREPORT之生产周期时间乃承受“制程周期时间”。一般而言,生产周期时间可以以下公式概略推算之:生产周期时间=在制品〔WIP〕/产能
〔THROUGHOUT〕
CYCLETIME 生产周期IC制造流程简洁,且其程序很长,自芯片投入至晶圆测试完成,谓之CycleTime。由于IC生命周期很短,自开发、生产至销售,需要快速且能把握时效,故CycleTime越短,竞争力气就越高,能把握产品上市契机,就能猎取最大的利润。由于CycleTime长,不容许生产中的芯片因故报废或重做,故各项操作过程都要依照标准进展,且要做好故障排解让产品流程顺当,早日出FIB上市销售。
DEFECTDENSITY缺点密度〝缺点密度〞系指芯片单位面积上〔如每平方公分、每平方英吋等〕有多少〝缺点数〞之意,此缺点数一般可分为两大类:。前者可藉由一般光学显微镜检查出来〔如桥接、断线〕,由于芯片制造过程甚为简洁漫长,芯片上缺点数越少,产品量率品质必定越佳,故〝缺点密度〞常备用来当作一个工厂制造的产品品质好坏的指针。
DEHYDRATIONBAKE去水烘烤目的:去除芯片外表水分,增加光阻附着力。以免芯片外表曝光显影后光阻掀起。方法:在光阻掩盖之前,利用高温〔120℃或150℃〕加热方式为之。
DENSIFY密化CVD沉积后,由于所沈积之薄膜〔THINFILM之密度很低〕,故以高温步骤使薄膜中之分子重结合,以提高其密度,此种高温步骤即称为密化。密化通常以炉管在800℃以上的温度完成,但也可在快速升降温机台〔RTP;RAPIDTHERMALPROCESS〕完成。
,系利用电浆方式〔Plasma〕,将芯片外表之光阻加以去除,但其去光阻的时间,较一般电浆光阻去除〔Stripping〕为短。其目的只是在于将芯片外表之光阻因显影预烤等制程所造成之光阻毛边或细屑〔Scum〕加以去除,以使图形不失真,蚀刻出来之图案不会有剩余。,请参阅「电浆光阻去除」〔Ashing〕。,均以较低之力,及小之功率为之,也就是使光阻之蚀刻率降低得很低,使得均匀度能提高,以保持完整的图形,到达电浆预处理的目的。
DESIGNRULE设计标准由于半导体制程技术,系一们专业、精巧又简洁的技术,简洁受到不同制造设备制程方法〔RECIPE〕的影响,故在考虑各项产品如何从事制造技术
完善,成功地制造出来时,需有一套标准来做有关技术上之规定,此即“DESIGNRULE”,其系依照各种不同产品的需求、规格,制造设备及制程方法、制程力气、各项相关电性参数规格等之考虑,订正了如:、线路之间距离、线宽等之规格。、深度等之规格。。以供产品设计者及制程技术工程师等人之遵循、参考。
EDSIGNRULE设计准则设计准则EDSIGNRULE:反响制程力气及制程组件参数,以供IC设计者设计IC时的参考准则。一份完整的DesignRule包括有以下各局部::如氧化层厚度、复晶、金属层厚度等,其它如流程、ADI、AEI参数。主要为集中与黄光两方面的参数。:供给应设计者做仿真电路时之参考。:及一般所谓的3μm、2μm、„等等之Rules,供给布局原布局之依据。:供给应光罩公司做光罩时之计算机资料,如CDBAR、测试键之摆放位置,各层次之相对位置之摆放等。
DIEBYDIEALIGNMENT每FIELD均对准每个Field再曝光前均针对此单一Field
对准之方法称之;也就是说每个Field均要对准。
DIFFUSION集中在一杯很纯的水上点一滴墨水,不久后可觉察水外表颜色渐渐淡去,而水面下渐渐染红,但颜色是越来越淡,这即是集中的一例。在半导体工业上常在很纯的硅芯片上以预置或离子布植的方式作集中源〔即红墨水〕。因固态集中比液体集中慢很多
〔约数亿年〕,故以进炉管加高温的方式,使集中在数小时内完成。
DIWATER去离子水IC制造过程中,常需要用盐酸简洁来蚀刻、清洗芯片。这些步骤之后又需利用水把芯片外表残留的盐酸去除,故水的用量相当大。然而IC。工业用水,并不是一般的自来水或地下水,而是自来水或地下水经过一系列的纯化而成。原来自来水或地下水中含有大量的细菌、金属离子级PARTICLE,经厂务的设备将之杀菌、过滤和纯化后,即可把金属离子等杂质去除,所得的水即称为〝去离子水〞,专供IC制造之用。
DOPING参入杂质为使组件运作,芯片必需参以杂质,一般常用的有::在
炉管内通以饱和的杂质蒸气,使芯片外表有一高浓度的杂质层,然后以高温使杂质驱入集中;或利用沉积时同时进展预置。:先使杂质游离,然后加速植入芯片。
DRAM,SRAM动态,静态随机存取内存随机存取记忆器可分动态及静态两种,主要之差异在于动态随机存取内存〔DRAM〕,在一段时间〔~5ms〕后,资料会消逝,故必需在资料未消逝前读取元资料再重写〔refresh〕,此为其最大缺点,此外速度较慢也是其缺点,而DRAM之最大好处为,其每一记忆单元〔bit〕指需一个Transistor〔晶体管〕加一个Capacitor〔电容器〕,故最省面积,而有最高之密度。而SRAM则有不需重写、速度快之优点,但是密度低,每一记忆单元〔bit〕有两类:〔晶体管〕,〔晶体管〕加两个Loadresistor〔负载电阻〕。由于上述之优缺点,DRAM一般皆用在PC〔个人计算机〕或其它不需高速且记忆容量大之记忆器,而SRAM则用于高速之中大型计算机或其它只需小记忆容量。如监视器〔Monitor〕、打印机〔Printer〕等外围把握或工业把握上。
DRIVEIN驱入离子植入〔ionimplantation〕虽然能较准确地选择杂质数量,但受限于离子能量,无法将杂质打入芯片较深〔um级〕的区域,因此需借着原子有从高浓度往低浓度集中的性质,在相当高的温度去进展,一方面将杂质集中道教深的区域,且使杂质原子占据硅原子位置,产生所要的电性,另外也可将植入时产生的缺陷消退。此方法称之驱入。在驱入时,常通入一些氧气,由于硅氧化时,会产生一些缺陷,如空洞〔Vacancy〕,这些缺陷会有助于杂质原子的集中速度。另外,由于驱入世界原子的集中,因此其方向性是各方均等,甚至有可能从芯片逸出〔out-diffusion〕,这是需要留意的地方。
E-BEAMLITHOGRAPHY电子束微影技术目前芯片制作中所使用之对准机,其曝
光光源波长约为〔365nm~436nm〕,其可制作线宽约1μ之IC图形。但当需制作更细之图形时,则目前之对准机,受曝光光源波长之限制,而无法达成,因此在次微米之微影技术中,及有用以电子数为曝光光源者,由于电子束波长甚短〔~〕,故可得甚佳之区分率,作出更细之IC图型,此种技术即称之电子束微影技术。电子束微影技术,目前已应用于光罩制作上,至于应用于光芯片制作中,则仍在进展中。
EFR〔EARLYFAILURERATE〕早期故障率EarlyFailureRate是产品牢靠度指针,意谓IC到客户手中使用其可能发生故障的机率。当DRAM生产测试流程中经过BURN-IN高温高压测试后,体质不佳的产品便被淘汰。为了确定好的产品其考靠度到达要求,所以从母批中取样本做牢靠度测试,试验中对产品加高压高温,催使不耐久的产品故障,因而得知产品的牢靠度。故障机率与产品生命周期之关系类似浴缸,称为BathtubCurve.
ELECTROMIGRATION电子迁移所谓电子迁移,乃指在电流作用下金属的质量会搬动,此系电子的动量传给带正电之金属离子所造成的。当组件尺寸越缩小时,相对地电流密度则越来越大;当此大电流经过集成电路中之薄金属层时,某些地方之金属离子会积存起来,而某些地方则有金属空缺情形,如此一来,积存金属会使邻近之导体短路,而金属空缺则会引起断路。材料搬动主要原动力为晶界集中。有些方法可增加铝膜导体对电迁移之抗力,例如:与铜形成合金,沉积时加氧等方式。
ELECTRON/HOLE电子/电洞电子是构成原子的带电粒子,带有一单位的负电荷,围绕在原子核四周形成原子。垫洞是晶体中在原子核间的共享电子,因受热干扰或杂质原子取代,电子离开原有的位置所遗留下来的“空缺”因缺少一个电子,无法维持电中性,可视为带有一单位的正电荷。
ELLIPSOMETER椭圆测厚仪将波长之射入光分成线性偏极或圆偏极,照耀在待射芯片,利用所得之不同椭圆偏极光之强度讯号,以Fourier分析及Fresnel方程式,求得待测芯片模厚度
EM〔ELECTROMIGRATIONTEST〕电子迁移牢靠度测试当电流经过金属导线,
使金属原子获得能量,沿区块边界〔GRAINBounderies〕集中〔Diffusion〕,使金属线产生空洞〔Void〕,甚至断裂,形成失效。其对牢靠度评估可用电流密度线性模型求出:AF=【J
〔stress〕/J〔op〕】n×exp【Ea/Kb〔1/T〔op〕-1/T〔stress〕】TF=AF×T〔stress〕
ENDPOINTDETECTOR终点侦测器在电浆蚀刻中,利用其反响特性,特别设计用以侦测反响何时完成的一种装置。一般终点侦测可分为以下三种:〔LaserEndpointDetector〕:利用雷射光入射反响物〔即芯片〕表面,当时颗发生时,反响层之厚度会渐渐削减,因而反射光会有干扰讯号产生,当蚀刻完成时,所接收之讯号亦已停顿变化,即可测得终点。〔OpticalEmissionEndPointDetector〕用一光谱承受器,承受蚀刻反响中某一反响副产物〔Byproduct〕所激发之光谱,当蚀刻反响渐渐完成,此副产物削减,光谱也渐渐变弱,即可侦测得其终点。:直接设定反响时间,当时间终了,即完毕其反响。
ENERGY能量能量是物理学之专知名词。例如:B比A之电压正100伏,假设在A板上有一电子受B版正电吸引而加速跑到B版,这时电子在B版就比在A版多了100电子伏特的能量。
EPIWAFER磊晶芯片磊晶系在晶体外表成长一层晶体。
EPROM〔ERASABLE-PROGRAMMABLEROM〕电子可程序只读存储器MASK
ROM内所存的资料,是在FAB内制造过程中便已设定好,制造完后便无法转变,就像任天堂玩耍卡内的MASKROM,存的是金牌玛丽就无法变成双截龙。而EPROM是在ROM内加一个特别构造叫AFAMDS,它可使ROM内的资料保存,但当紫外光照到它时,它会使ROM内的资料消逝。每一个晶忆单位都归口。然后工程人员再依程序的标准,用30瓦
左右的电压将010