哈工大微电子工艺(3)----第七章外延.ppt

第7章外延
(Epitaxy)
微电子工艺—薄膜技术(3)
田丽
第7章外延
概述
硅气相外延原理及工艺
外延层中的杂质分布
外延方法
分子束外延
其它外延
外延层缺陷及检测
外延概述
在微电子工艺中,外延(epitaxy)是指在单晶衬底上,用物理的或化学的方法,按衬底晶向排列(生长)单晶膜的工艺过程。
新排列的晶体称为外延层,有外延层的硅片称为(硅)外延片。
与先前描述的单晶生长不同在于外延生长温度低于熔点许多
外延是在晶体上生长晶体,生长出的晶体的晶向与衬底晶向相同,掺杂类型、电阻率可不同。n/n+,n/p,GaAs/Si。
分类
按材料划分:同质外延和异质外延
按工艺方法划分:气相外延(VPE),液相外延(LVP),固相外延(SPE),分子束外延(MBE)
按温度划分:高温外延--1000℃以上;低温外延--1000℃以下;变温外延--先低温下成核,再高温下生长外延层
按电阻率高低划分:正外延--低阻衬底上外延高阻层;反外延--高阻衬底上外延低阻层
其它划分方法:按结构划分;按外延层厚度划分等
气相外延工艺成熟,可很好的控制薄膜厚度,杂质浓度和晶格的完整性,在硅工艺中一直占主导地位
特点
外延生长时掺入杂质的类型、浓度都可以与衬底不同,增加了微电子器件和电路工艺的灵活性。
多次外延工艺得到多层不同掺杂类型、不同杂质含量、不同厚度,甚至不同材料的外延层。
异质外延,如GaAs/Si、SOI(SOS)等技术
用途
P阱
n阱
P-Si衬底
n+埋层
n-Si外延层
p+隔离墙
SiO2
pn界隔离示意图
制作在外延层上的双阱CMOS剖面图
c
n+ p
n+Si衬底
n-Si外延层
b
SiO2
e
n+pn-外延晶体管芯片
单极器件和电路
如CMOS 、 JFET、VMOS
:主要是为了降低导通压降与功耗,有时是为了隔离的需要。在CMOS-IC芯片中,现在比较多地倾向于采用SOI衬底片,这主要是为了减弱或者避免闩锁效应,同时也可以抑制短沟道效应。
双极器件和电路主要是为了减小集电极串联电阻,以降低饱和压降与功耗。特别,在集成电路芯片中,还与实现隔离有关,这时往往还要加设埋层。
硅气相外延原理及工艺
硅气相外延(vapor phase epitaxy,VPE ),指含Si外延层材料的物质以气相形式输运至衬底,在高温下分解或发生化学反应,在单晶衬底上生长出与衬底取向一致的单晶。
与CVD类似,是广义上的CVD工艺。
硅源
四***化硅,SiCl4(),是应用最广泛,也是研究最多的硅源。但需要很高的温度,已不适应现今集成电路工艺的要求--------主要应用于传统外延工艺
三***硅烷,SiHCl3(TCS),和 SiCl4类似但温度有所降低----常规外延生长
二***硅烷SiH2Cl2( DCS) ----更低温度,选择外延
硅烷SiH4,更适应薄外延层和低温生长要求,得到广泛应用。
新硅源:二硅烷Si2H6-----低温外延
模型
H2+SiH2Cl2= Si+2HCl+2H2
1 气相过程--质量传递
SiH2Cl2的质量传递是一个扩散过程,由扩散方程有:
F1=-Dg(dC/dx)=Dg(C0-Cg)/δ
δ
x
α
模型
2 表面过程—表面反应过程
先被吸附,分解,Si从衬底获得能量,迁移,到达低能量的扭转位置,暂时固定下来,等它被其它原子盖住,成为外延层中原子。一个H原子和一个Cl结合HCl,离开。
本质上是化学分解和规则排列两个过程。
F2∝e-EA/kT