FPGA基础知识演示文稿.ppt

该【FPGA基础知识演示文稿 】是由【qingqihe】上传分享，文档一共【38】页，该文档可以免费在线阅读，需要了解更多关于【FPGA基础知识演示文稿 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。FPGA基础知识演示文稿
当前1页,总共38页。
FPGA基础知识
当前2页,总共38页。
主要内容
器件结构
FPGA/CPLD
ASIC/FPGA
软核/硬核
设计流程
当前3页,总共38页。
器件结构
FPGA演变过程
E2PROM
GAL
FPGA
SOPC
PROM
EPROM
E2PROM
PLD
GAL
CPLD
FPGA
SOPC
当前4页,总共38页。
PROM
PROM/EPROM/E2PROM
PROM:可编程只读存储器,通过专用的烧录器编程;编程后不可擦除信息;
EPROM:紫外线可擦除只读存储器,可通过光擦除编程信息;
E2PROM:电可擦除存储器.
PLD/GAL
PLD:可编程逻辑阵列;
GAL:通用逻辑阵列;
PLD/GAL基于与或结构,采用e2prom工艺,主要用于替代早期的74系列门电路芯片,灵活度相对要大
当前5页,总共38页。
CPLD
CPLD/EPLD
CPLD:复杂可编程逻辑器件;
EPLD:增加型可编程逻辑器件;
CPLD基于乘积项结构,采用e2prom或flash工艺,掉电配置信息可保留,主要应用于接口转换,IO扩展,总线控制等;CPLD结构主要由可编程IO单元、基本逻辑单元、布线池/矩阵组成;
[可编程IO单元]:可设置集电极开路输出、摆率控制、三态输出等;
[基本逻辑单元]:主要指乘积项阵列,实际就是一个与或阵列,每一个交叉点都是一个可编程熔丝,如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。
[布线矩阵]:用于输入与输出的互联,因布线长度固定,pintopin的延时也是固定的;
当前6页,总共38页。
CPLD器件结构
MAX7000CPLD内部结构
宏单元
当前7页,总共38页。
宏单元(乘积项)
与阵列
当前8页,总共38页。
乘积项结构
或阵列
当前9页,总共38页。
CPLD逻辑实现
实现原理
组合逻辑的输出(AND3的输出)为F,
则F=(A+B)*C*(!D)=A*C*!D+B*C*!D;
PLD实现
当前10页,总共38页。