时序逻辑电路 2.ppt

时序逻辑电路
概述
时序逻辑电路的分析方法和设计方法
计数器
时序逻辑电路
(1)时序逻辑电路又称时序电路。它是由存储电路和组合逻辑电路两部分组成。
和组合逻辑电路不同,时序逻辑电路在任何一个时刻的输出状态不仅取决于当
时的输入信号,而且还取决于电路原来的状态。
(2)时序逻辑电路的状态是由存储电路来记忆和表示的,而存储电路是由触发
器构成的,所以用触发器的现态和次态表示时序逻辑电路的现态和次态。
(3)根据电路状态转换情况的不同,时序逻辑电路又分为同步时序逻辑电路和
异步时序逻辑电路两大类。
在同步时序电路中,所有触发器的时钟输入端CP都连在一起,在同一个时钟脉
冲CP作用下,凡具备翻转条件的触发器,在同一时刻状态翻转。也就是说,触
发器状态的更新和时钟脉冲CP是同步的。
在异步时序电路中,时钟脉冲只触发部分触发器,其余触发器则由电路内部信
号触发。因此,触发器的翻转有先有后,并不都和时钟脉冲CP同步。
概述
时序逻辑电路的分析方法
时序逻辑电路的分析是根据给定的电路,写出它的方程,列出状态转换真值表,
画出状态转换图和时序图,最后分析出它的逻辑功能。
1、写方程
(1)时钟方程根据各个触发器的时钟条件,写出时钟方程。
(2)输出方程写出时序逻辑电路的输出逻辑表达式。
(3)驱动方程写出各触发器输入端的逻辑表达式。
(4)状态方程将驱动方程代入触发器的特性方程中,得到该触发器的状态方
程。
2、状态转换真值表
将电路现态的各种取值代入状态方程和输出方程中进行计算,求出相应的次态
和输出,从而列出状态转换真值表。如现态的起始值已给定时,则从给定值开
始计算。如没有给定值,则设定一个现态起始值依次进行计算。
时序逻辑电路的分析方法和设计方法
3、逻辑功能的说明
根据状态转换真值表来说明电路的逻辑功能。
4、画状态转换图和时序图
根据对时序逻辑电路功能的分析,画出状态转换图和时序图。
5、检查电路能否自启动
当时序逻辑电路存在无用的工作状态(称为无效状态),需检查电路一旦进入
无效状态后能否自动返回有效状态工作。
时序逻辑电路的设计方法
设计同步时序逻辑电路的关键是根据设计要求确定状态转换的规律和求出
各触发器的驱动方程。设计方法如下:
(1)根据设计要求,设定状态,画出状态转换图。
(2)状态化简。
(3)状态分配,列出状态转换编码表。
化简后的电路通常采用自然二进制数进行编码。每个触发器表示一位二进制数,因此,触发器的数目n可按下式确定: (N为电路的状态数)
(4)选择触发器的类型,求出状态方程、驱动方程、输出方程。
由于JK触发器使用比较灵活,因此,在设计中多选用JK触发器。
(5)根据驱动方程和输出方程画逻辑图。
(6)检查电路有无自启动能力。
如设计的电路存在无效状态时,应检查电路进入无效状态后,能否在时钟脉
冲作用下自动返回有效工作状态。如能回到有效状态,则电路有自启动能力;
如不能,则需修改设计,使电路具有自启动能力。
例:设计一个同步三进制加法计数器。
解(1)根据设计要求,设定状态,画出状态转换图。
三进制计数器应有3个不同的状态,分别用S0,S1,S2表示。
当输入第3个计数脉冲时,计数器返回初始状态,同时输出
进位脉冲Y=1。“/Y”的Y为向高位的进位信号。
(2)状态化简。
三进制计数器应有三个不同的状态,已不能再化简。
(3)状态分配,列出状态转换编码表。
根据公式,当N=3时,n=2,即采用2位二进制代码,它们分别是:
S0=00,S1=01,S2=10。状态转换编码表见表
(4)选择触发器的类型,求出状态方程、驱动方程和输出方程。
这里选用JK触发器,其特性方程为:
从状态图可以看,还有11状态没有出现,显然它是没有使用的无效状态,其
对应的最小项是约束项。
根据状态转换表可画出三进制加法计数器触发器次态和输出函数的卡洛图,
由卡洛图可得输出方程为: 状态方程为:
对照JK触发器的特性方程得驱动方程为:
(5)根据驱动方程和输出方程画逻辑图。
(6)检查电路能否自启动。
将无效状态11代入输出方程、状态方程进行计算,
结果如下; / 1
11 10(有效状态)
可见,所设计的时序电路能够自启动。
计数器
用来记忆和统计输入CP脉冲个数的电路,称作计数器。
根据计数长度可以将计数器分为二进制计数器、十进制计数器和N进制计数器。计数器能够记忆输入CP脉冲的最大数目,叫做这个计数器的长度,也称为计数器的“模”,用M表示。如M=6,则称六进制计数器。
根据计数器中数值的增、减情况,可以将计数器分为加法计数器、减法计数器和可逆计数器。随CP 脉冲个数作递增计数的电路,称为加法计数器。随CP 脉冲个数作递减计数的电路,称为减法计数器。在加/减控制信号作用下,即可作递增计数,又