第五章 - MOS集成电路的版图设计 PPT课件.ppt

第五章 - MOS集成电路的版图设计_PPT课件第五章 MOS集成电路的版图设计
§ MOS集成电路的寄生效应
寄生电阻
寄生电容
寄生沟道
CMOS电路中的闩锁效应(Latch-Up)
§ MOS集成电路的工艺设计
CMOS IC的主要工艺流程
体硅CMOS工艺设计中阱工艺的选择
§ MOS集成电路的版图设计规则
设计规则
微米设计规则
11/28/2017
1
王向展
§ MOS集成电路版图举例
硅栅CMOS反相器的输入保护电路
铝栅工艺CMOS反相器版图举例
硅栅NMOS反相器版图举例
硅栅CMOS与非门版图举例
§ 版图设计技巧
动态CMOS电路
11/28/2017
2
王向展
根据用途要求确定系统总体方案,
工艺设计
根据电路特点选择适当的工艺,再按电路中各器件的参数要求,确定满足这些参数的工艺参数、工艺流程和工艺条件。
电路设计
根据电路的指标和工作条件,确定电路结构与类型,依据给定的工艺模型,进行计算与模拟仿真,决定电路中各器件的参数(包括电参数、几何参数等)
版图设计
按电路设计和确定的工艺流程,把电路中有源器件、阻容元件及互连以一定的规则布置在硅片上,绘制出相互套合的版图,以供制作各次光刻掩模版用。
将GDSII或CIF数据包发给Foundry,生成PG带,制作掩模版
工艺流片
中测,划片封装,终测
11/28/2017
3
王向展
§ MOS集成电路的寄生效应
寄生电阻
MOS IC尤其是Si栅MOS电路中,常用的布线一般有金属、重掺杂多晶硅(Poly-Si)、扩散层和难熔金属(W、Ti等)硅化物几种。由于其特性、电导率的差异,用途也有所不同。随着器件电路尺寸按比例不断缩小,由互连系统产生的延迟已不容忽略,并成为制约IC速度提高的主要因素之一。
1、互连延迟
长互连情况下,。
其中:r,c –单位长度的电阻、电容(/m、F/m)L –连线总长度
11/28/2017
4
王向展
寄生分布阻容网络等效电路
令:d –连线厚度;W –连线宽度;–电阻率;tox –连线间介质厚度;扩散层=1/(Nq) 。
()
节点i的电位Vi响应与时间t的关系:
()
分布模型
11/28/2017
5
王向展
当L0,有:
()
近似处理,求解得:
()
若
,则有:
()
11/28/2017
6
王向展
由边际电场效应产生的寄生电容
实际上互连系统的寄生电容还有边际电场形成的电容Cff­(Fringing Field)。随着尺寸的不断缩小,Cff往往可与面积电容相比拟,不可忽略不计。
11/28/2017
8
王向展
对于1m CMOS工艺,单位长度Cff如下表所示。
不同连线层与衬底间的Cff
11/28/2017
9
王向展
2、导电层的选择
选用导电层时应注意:
(1)VDD、VSS尽可能选用金属导电层,并适当增加连线宽度,只有在连线交叉“过桥”时,才考虑其他导电层。
(2)多晶硅不宜用作长连线,一般也不用于VDD、VSS电源布线。
(3)通常应使晶体管等效电阻远大于连线电阻,以避免出现电压的“分压”现象,影响电路正常工作。
(4)在信号高速传送和信号需在高阻连线上通过时,尤其要注意寄生电容的影响。扩散层与衬底间电容较大,很难驱动;在某些线路结构中还易引起电荷分享问题,因此,应使扩散连线尽可能短。
11/28/2017
10
王向展