高频布线基本知识
内容目录
1. 引言
2. 信号完整性问题
3. 电磁兼容性问题
4. 电源完整性问题
5. 高频电路设计一般规范
6. 数模混合电路设计一般规范
一:高频电路的定义
*在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。
公式:F2 =1/(Tr×π),Tr为信号的上升/下降延时间。
*F2 > 100MHz,就应该按照高频电路进行考虑,下列情况必须按高频规则进行设计
–系统时钟频率超过50MHz
–采用了上升/下降时间少于5ns的器件
–数字/模拟混合电路
*逻辑器件的上升/下降时间和布线长度限制上升/下主要谐波频谱分布最大传输线最大传输
降时间 Tr分量 F2=1/Fmax=10*距离(微带)线距离(微带线)πTr F2
74HC 13-15ns24MHz 240 MHz 117cm 91cm
74LS 34 MHz 340MHz
74H 4-6ns 80 MHz 800MHz 35 28
74S 3-4ns 106 MHz 27 21
74HCT 5-15ns 64 MHz 640MHz 45 34
74ALS 2-10ns 160 MHz 18 13
74FCT 2-5ns 160 MHz 18 13
74F 212 MHz
ECL12K 212 MHz
ECL100K 424 MHz 6 5
传统的PCB设计方法效率低:
原理图,传统的设计方法设计和输入布局、布线没有任何质量控制点,制作PCB每一步设计都是凭经验,发现问题就必须从头开始,功能、性能测试问题的查找非常困难
信号完整性问题:
反射问题:传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。
多点反射
反射原因:
*源端与负载端阻抗不匹配
*布线的几何形状
*布线的走向,过孔
*不正确的线端接
*经过连接器的传输
*电源平面的不连续等。
串扰问题:
*串扰:两条信号线之间的耦合
*当线路以一定的距离彼此靠近时,会出现这种情况。
*容性耦合引发耦合电流
*不需要的变压器的原线圈和次级线圈之间的信号耦合
*感性耦合引发耦合电压。
串扰问题:
PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
*电容和电感的串扰随负载阻抗的增加而增加,因此所有易受串扰影响的线路都应当端接线路阻抗。
减少容性串扰的方法:
*分离信号线路,可以减少信号线路间电容性耦合的能量。
*利用地线分离信号线路,可以减少电容的耦合。为了提高有效性,地线应每隔λ/4英寸与
PCB高频布线基本知识 来自淘豆网www.taodocs.com转载请标明出处.