Vivado下MIG核仿真指导手册.docx

Vivado下MIG核仿真手册
刘志强
1. IP-Core生成
根据所选芯片的不同,参照说明文档生成对应的MIG核:
VC709-VX690T,参照文件夹“MIG核配置-VC709”下的说明。VC709板卡上有两条型号为MT8KTF51264HZ-1G9的SODIMM条,,,可根据需求选择配置一个或两个controller,;.xdc文件为约束文件,在配置阶段需要加载该文件用于指定具体管脚位置;
EES256-VX485T, 参照文件夹“MIG核配置-EES256”下的说明。EES256板卡是定制板卡,有三条SODIMM条插槽,具体型号用户可自行选择,文件夹“ddr3-datasheet”下中列出了不同型号的内存条的具体参数。mig7-;mig7-。
2. 修改仿真文件
生成后的MIG核包含以下几个文件夹,其中“user_design/”文件夹包含了所有的设计文件,在仿真和综合过程中不做改动;“example_design/”文件夹包含了所有的仿真文件,需要修改的文件包括:
rtl/: 在该文件中实例化要仿真的逻辑模块。,可用于验证MIG核是否正常工作(仿真结束提示Test passed or failed);验证之后,可将traffic_gen模块替换为自己的逻辑进行后续的仿真;
sim/: 在ddr3_model模块中定义了一个memory数组(数组宽度最大为64bits),用于模拟DDR3的访存行为。如果MIG核的数据接口为512bits,则需要实例化8个ddr3_model模块来完成模拟。“仿真文件改动”目录下,主要修改的地方包括以下几个方面:
模块实例化参数parameter init_number = 0(line 86),用于指导不同的ddr3_model模块加载不同的初始化数据文件;
初始化数据文件和地址文件(line 403 – line 416),后面会详细讨论ddr3的数据格式和访存地址;
初始化数据长度memory_used(line 400 & line 1904),将该变量赋值为初始化数据长度,如:初始化文件中包含1000行数据(与地址划分无关),则将该变量赋值为1000。
sim/: ,主要关注MEM_BITS参数,,该参数决定了memory数组的最大深度,MEM_SIZE = (1<<MEM_BITS),因此要根据仿真过程中可能用到的最大数组深度来调整该参数,避免出现数组越界的情况;
sim/: 在实例化ddr3_model模块部分,增加了实例化参数的赋值,参照“仿真文件改动”