2021年南华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案).pdf

该【2021年南华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】是由【青山代下】上传分享，文档一共【17】页，该文档可以免费在线阅读，需要了解更多关于【2021年南华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2021年南华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)一、选择题1、下列关于虚拟存储器的说法,错误的是()。,主存中存放的页面数较多,导致缺页频率较低,换页次数减少,,主存中存放的页面数较少,导致页面调度频率较高,换页次数增加,,段具有逻辑独立性,易于实现程序的编译、管理和保护,也便于多道程序共享2、若单译码方式的地址输入线为6,则译码输出线有()根,那么双译码方式有输出线()根。,,,,643、十进制数-()。、在C语言程序中,下列表达式中值为True的有()。=(int)(float)l23456789Ⅱ.123456==(int)(float)1234561Ⅲ.123456789-(int(double)、Ⅱ、ⅢⅡ、Ⅲ、Ⅱ、Ⅲ、5、假设有7位信息码010101,则低位增设偶校验位后的代码和低位增设奇校验位后的代码分别为()。:..**********、总线的半同步通信方式是()。,,,,又采用握手信号7、下列关于总线设计的叙述中,错误的是()。、下列关于计算机操作的单位时间的关系中,正确的是()。>指令周期>>>指令周期>>时钟周期>指令周期9、()可区分存储单元中在放的是指令还是数据。、在程序执行过程中,()控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。:..、在取指操作结束后,程序计数器中存放的是()。、某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取值范围是()。A.-32768~+32767B.-32767~+32768C.-65536~+65535D.-65535~+6553613、假设变址寄存器R的内容为1000H,指令中的形式地址为2000H:地址1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容为4000H,则变址寻址方式下访问到的操作数是()。、流水线中有3类数据相关冲突:写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是()。,SUBR,R,R;(R)-(R)→R1123231I,ADDR,R,R;(R)+(R)→,STAM,R;(R)→M,M为主存单元122I,ADDR,R,R;(R)+(R)→,MULR,R,R;(R)×(R)→R1321233:..I,SUBR,R,R;(R)-(R)→、下列关于多重中断系统的叙述中,错误的是()、填空题16、软磁盘和硬磁盘的_______记录方式基本相同,但在_______和_______上存在较大差别。17、由于存储器芯片的容量有限,所以往往需要在______和______两方面进行扩充才能满足实际需求。18、运算器的两个主要功能是:_______,_______19、流水CPU中的主要问题是_________相关,_________相关和_________相关;为此需要采用相应的技术对策,才能保证流水畅通而不断流。20、多媒体CPU是带有_______技术的处理器,它是一种多媒体扩展结构技术,特别适合于_______处理。21、计算机软件一般分为两大类:一类叫______,另一类叫______操作系统属于______类22、堆栈是一种特殊的_______寻址方式,它采用_______原理。按构造不同,分为寄存器堆栈和_______堆栈。23、流水CPU中的主要问题是________相关、________相关和________相关,为此需要采用相应的技术对策,才能保证流水畅通而不断流。24、中断处理需要有中断________。中断________产生,中断________等硬件支持。:..25、双端口存储器和多模块交叉存储器属于________存储器结构。前者采用________技术,后者采用________技术。三、名词解释题26、系统软件:27、软件中断:28、汇编语言::..29、微操作:四、简答题30、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。31、中断接口一般包含哪些基本组成?简要说明它们的作用。:..32、存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?33、在寄存器一寄存器型,寄存器一存储器型和存储器一存储器型三类指令中,哪类指令的执行时间最长?哪类指令的执行时间最短?为什么?五、计算题34、某计算机采用5级指令流水线,如果每级执行时间是2ns,求理想情况下该流水线的加速比和吞吐率。:..35、设有一个64K×8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线的总和为最小,试确定这种芯片的地址线和数据线,并说明有几种解答。36、某计算机的主存地址位数为32位,按字节编址。假定数据Cache中最多存放128个主存块,采用4路组相联方式,块大小为64B,每块设置了l位有效位。采用一次性写回策略,为此每块设置了1位“脏位”。要求:1)分别指出主存地址中标记(Tag)、组号(lndex)和块内地址(Offset)3部分的位置和位数。2)计算该数据Cache的总位数。:..六、综合题37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。38、设某机有4个中断源A、B、C、>B>C>D,现要求将中断处理顺序改为D>A>C>B。1)写出每个中断源对应的屏蔽字。2)按图所示的时间轴给出的4个中断源的请求时刻,画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。:..120种操作,CPU共有8个通用寄存器,且寄存器都为12位。主存容量为16K字(机器采用按字寻址),采用寄存器-存储器型指令。1)欲使指令可直接访问主存的任意地址,指令字长应取多少位?2)若在上述设计的指令字中设置一寻址特征位X,且X=0表示某个寄存器作为基址寄存器,试画出指令格式。试问采用基址寻址可否访问主存的任意单元?为什么?如不能,提出一种方案,使得指令可访问主存的任意位置。3)若存储字长等于指令字长,且主存容量扩大到64K字,在不改变硬件结构的前提下,可采用什么方法使得指令可访问存储器的任意位置。:..一、选择题、B2、A3、B4、C5、B6、D7、A8、B9、D10、A11、C12、A13、D14、B15、B,二、填空题16、存储原理结构性能17、存取时间存储周期存储器带宽:..逻辑运算19、资源数据控制20、MMX图像数据21、系统程序应用程序系统程序22、数据先进后出存储器23、资源数据控制24、优先级仲裁向量控制逻辑25、并行空间并行时间并行三、名词解释题26、系统软件:计算机系统的一部分,进行命令解释、操作管理、系统维护、网络通信、软件开发和输入输出管理的软件,与具体的应用领域无关。27、软件中断:由专门的指令引起的中断。28、汇编语言:采用文字方式(助记符)表示的程序设计语言,其中大部分指令和机器语言中的指令一一对应,但是不能被计算机的硬件直接识别。29、微操作:在微程序控制器中,执行部件接受微指令后所进行的操作。四、简答题30、答:程序查询方式使CPU和I/0设备处于串行工作状态,CPU工作效率不高程序中断方式CPU效率较高DMA方式进一步提高了CPU的资源利用率,:..A、地址译码。选取接口中有关寄存器,也就是选择了IIO设备;B、命令字/状态字寄存器。供CPU输出控制命令,调回接口与设备的状态信息;C、数据缓存。提供数据缓冲,实现速度匹配:D、控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。32、答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器,程序员可使用这个比主存实际空间(物理地址空间)大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时,再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。33、答:寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中,后者操作数在存储器中,而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。五、计算题34、:流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比,理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线,所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns,则最大吞吐率等于1/2ns=5108。35、解析:存储基元总数=64K×8位=512K位=219位。思路:如要满足地址线和数据线总和最小,应尽量把存储元安排在字向,因为地址位数和字数成2的幂的关系,可较好地压缩线数。设地址线根数为a,数据线根数为b,则片容量为2a×b=219;b=219-a。若a=19,b=l,总和=19+1=20;:..,b=2,总和=18+2=20;若a=17,b=4,总和=17+4=21;若a=16,b=8,总和=16+8=24;由上可看出,片字数越少,片字长越长,引脚数越多。片字数、片位数均按2的幂变化。通过证明也是能得出结论的,我们要最小化a+b=a+219-4。令F(a)=a+b=a+219-4,对a求导后,得到1-ln2×a×29。在1≤a≤l8时,F是单调递减函数,所以在这个区间最小值为F(18)=20,剩下F(19)=20。所以得出结论:如果满足地址线和数据线的总和为最小,这种芯片的引脚分配方案有两种:地址线=19根,数据线=1根;地址线=18根,数据线=2根。36、解析:主存地址由标记(Tag)、组号(Index)和块内地址(Offset)3部分组成,标记字段在前,组号字段居中,块内地址字段在后。1)因为块大小为64B,所以块内地址字段为6位:因为Cache中有128个主存块,采用4路组相联,Cache分为32组(128/4-32),所以组号字段为5位;标记字段为剩余位,32-5-6=21位。2)数据Cache的总位数应包括标记项的总位数和数据块的位数。每个Cache块对应一个标记项,标记项中应包括标记字段、有效位和“脏位”(仅适用于写回法)。因此,标记项的总位数=128×(21+1+1)=128×23=2944位。又由于数据块位数=128×64×8=65536位,因此数据Cache的总位数=2944+65536=68480位。六、综合题:..64K×32)/(16K×16)=8片,因此存储器可分为4个模块(图中用椭圆标示出来了),每个模块16K×32位,各模块通过A15、A14进行2-4译码38、解析:1)在中断处理顺序改为D>A>C>B后,每个中断源新的屏蔽字如图所示。:..2)根据新的处理顺序,CPU执行程序的轨迹如图所示。39、解析:1)首先,操作码可以确定为7位;8个通用寄存器需要3位来表示;访问16K字的主存也需要14位,故指令字长需要7+3+14=24位,指令格式如下:2)由于增加了一位寻址特征位,且基址寄存器使用了通用寄存器,因此除了加一位寻址方式X,还得空一个字段(基址寄存器编号R1)来表示使用哪一个通用寄存器作为基址寄存器,故指令格式为:..另外,由于覆盖主存的16K字需要14位的地址,而寄存器只有12位,因此采用基址寻址不可以访问主存的任意单元,但可以将通用寄存器的内容向左移动两位,低位补0,这样就可以形成14位的基地址,然后与形式地址相加,得到的有效地址就可以访问16K字存储器的任意单元。3)首先,由于不能改变硬件结构,因此把寄存器的位数加长是不可行的。其次,因为指令字长为24位,而存储字长等于指令字长,所以恰好使用一次间接寻址就能达到16M字的寻址范围,完全可以满足题目所要求的寻址范围,而且还超额完成任务。