AT89S51概述-毕业论文外文翻译.docx

AT89S51概述
1 一般概述
该AT89S51是一个低功耗,高性能CMOS 8位微控制器,可在4K字节的系统内编程的闪存存储器。该设备是采用Atmel的高密度、非易失性存储器技术和符合工业标准的80C51指令集和引脚。芯片上的Flash程序存储器在系统中可重新编程或常规非易失性内存编程。通过结合通用8位中央处理器的系统内可编程闪存的单芯片, AT89S51是一个功能强大的微控制器提供了高度灵活的和具有成本效益的解决办法,可在许多嵌入式控制中应用。
在AT89S51提供以下标准功能: 4K字节的Flash闪存, 128字节的RAM , 32个 I / O线,看门狗定时器,两个数据指针,两个16位定时器/计数器, 5向量两级中断结构,全双工串行端口,片上振荡器和时钟电路。此外, AT89S51设计了可降至零频率的静态逻辑操作和支持两种软件可选的节电工作模式。
在空闲模式下停止CPU的工作,但允许RAM 、定时器/计数器、串行接口和中断系统继续运行。掉电模式保存RAM中的内容,停止振荡器工作并禁止其它所有部件工作,直到下一个外部中断或硬件复位。
2 端口
P0端口是一个8位漏极开路双向I / O端口。作为一个输出端口,每个引脚可驱动8个TTL输入。对端口写“1”可作为高阻抗输入端用。在访问外部程序和数据存储器时,P0端口也可以配置为复低阶地址/数据总线。在访问期间激活内部上拉电阻。在Flash编程时,PO端口接收指令字节,而在程序校验时,输出指令字节,同时要求外接上拉电阻。
P1端口是一个带内部上拉电阻的8位双向I /O端口。P1端口的输出缓冲级可以驱动四个TTL输入。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作为输入口。作为输入口时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL),Flash编程和程序校验期间,P1接收低8位地址。
端口引脚
第二功能

MOSI(用于ISP编程)

MISO(用于ISP编程)

SCK(用于ISP编程)
P2端口是一个带有内部上拉电阻的8位双向I/O端口。P2端口的输出缓冲级可驱动(吸收或输出电流)4个TTL输入。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。当作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16位地址的外部数据存储器(例如执行 MOVX @ DPTR指令)时,P2端口送出高8位地址数据。在访问8位地址的外部数据存储器(例如执行
******@Ri指令)时,P2端口上的内容(即特殊功能寄存器(SFR)区中P2寄存器的内容),在整个访问期间不变。Flash编程或校验时,P2也可接收高位地址和其它控制信号。
P3端口是一组带有内部上拉电阻的8位双向I/O端口。P3端口输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对P3端口写入“1”时,他们被内部上拉电阻拉高并作为输入端口。当作输入端时,被外部拉低的P2端口将用上拉电阻输出电流(IIL).P3端口还接收一些用于Flash闪存编程和程序校验的控制信号。P3端口可以采用AT89S51的
各种特殊功能,如下表所示。
端口引脚
第二功能

RXD(串行输入端口)

TXD(串行输出端口)

INT0(外部中断0)

INT1(外部中断1)

T0(定时/计数器0外部输入)

T1(定时/计数器1外部输入)

WR(外部数据存储器写选通)

RD(外部数据存储器读选通)
3 存储器结构
MCS-51单片机内核采用程序存储器和数据存储器空间分开的结构,均具有64KB外部程序和数据的寻址空间。
程序存储器
如果的EA引脚接地(GND),全部程序都可以执行外部存储器。在AT89S51 ,如果EA连接到电源+(VCC) ,程序首先执行地址从0000H到FFFH内部存储器,在执行地址从1000H到FFFFH的外部程序存储器。
数据存储器
AT89S51具有128字节的内部RAM 。这128字节都可以通过直接和间接寻址方式访问,堆栈操作可利用间接寻址方式进行,因此, 128字节都可以可作为堆栈空间。
4 看门狗定时器(WDT)
看门狗定时器(WDT)是为了解决CPU程序运行时可能进入混乱或死循环而设置,它由一个14bit计数器和看门狗定时器复位SFR(WDTRST)构成。外部复位时,看门狗定时器(WDT)默认为关闭状态,要打开WDT,用户必须按顺序将01EH和0E1H写到WDTRST寄存器(SFR地址为0A6H),当