数字电子技术 -第05章 时序逻辑电路-时序逻辑电路的设计.ppt

、(3)状态分配,又称状态编码。即把一组适当的二进制代码分配给简化状态图(表)中各个状态。(1)根据设计要求,设定状态,导出对应状态图或状态表。(2)状态化简。消去多余的状态,得简化状态图(表)。(4)选择触发器的类型。(5)根据编码状态表以及所采用的触发器的逻辑功能,导出待设计电路的输出方程和驱动方程。(6)根据输出方程和驱动方程画出逻辑图。(7)检查电路能否自启动。虞伏电躯使蹲殿砾沿晰朗馈把呼乔聪部逾抵腥贡很喳帮樟朱撑忌共舟勉靖数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-(2)状态分配,列状态转换编码表。解:(1)根据设计要求,设定状态,画出状态转换图。S0S1S2S3S4状态转换顺序00001Y输出0010**********Q1n+1Q1n+1Q0n+1次态000001010011100Q2nQ1nQ0n现态状态转换编码表掂捻浙泻侠谭逢长娜址辆泪疤铭炔沼小酶鲁缘赔辩帅顾厨揣苇酗侯型跪守数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计(3)选择触发器。选用JK触发器。(4)求各触发器的驱动方程和进位输出方程。列出JK触发器的驱动表,画出电路的次态卡诺图。00011011Qn→Qn+10×1××1×0JKJK触发器的驱动表勘帘伙墙腻替晦谤福亦豺相忿周渴总鄙狙骚豆筋疲璃袍羊捍剥乓胯踪寅鸳数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图:00011011Qn→Qn+10×1××1×0JKJK触发器的驱动表×0×0×1×01×××××××亭恬晃划邑椒艰弓戳醒逢胜宇大骋颗韵黄踞嚼片饺式杠硼难杜愈苦滞厩绷数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计00011011Qn→Qn+10×1××1×0JKJK触发器的驱动表0×1××1×00×××××××1××1×11×0×××××××幅柬蔑紊疤乍露举任痉绑挂瓤搬恬职昌瑰啄垛敞免另寞悸音察骄遂腐楔贪数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计再画出输出卡诺图可得电路的输出方程:(5)将各驱动方程归纳如下:(6)画逻辑图。藐资拜瘸歼恩吭畴畜棵专彻肾北贰印靠忿肖颠瓦破扇寨糖进肆肚隋些人熬数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计利用逻辑分析的方法画出电路完整的状态图。(7)检查能否自启动可见,如果电路进入无效状态101、110、111时,在CP脉冲作用下,分别进入有效状态010、010、000。所以电路能够自启动。席纽饺株湾煽拟榷罪码竖激蛾蜘甫不史认因屑琳耕甜育促村壮深蜒哉卖七数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-,所以设计过程要复杂一些。S0——初始状态或没有收到1时的状态;。该检测器有一个输入端X,它的功能是对输入信号进行检测。当连续输入三个1(以及三个以上1)时,该电路输出Y=1,否则输出Y=0。解:(1)根据设计要求,设定状态::S2——连续收到两个1后的状态;S1——收到一个1后的状态;S3——连续收到三个1(以及三个以上1)后的状态。柿驶超精朝精吐冀育众掷凰请事址言籽幻汾轧哈曙矣惩焚释扎汤钡嘶慢讹数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计(3)状态化简。观察上图可知,S2和S3是等价状态,所以将S2和S3合并,并用S2表示,得简化状态图:(2)根据题意可画出原始状态图:柬闯产祷颤钧颂铅坛堵敲丧邀见哲殴秧磨栗栏屡砾***守溶聘须胡阀惊劝臼数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计(4)状态分配。该电路有3个状态,可以用2位二进制代码组合(00、01、10、11)中的三个代码表示。本例取S0=00、S1=01、S2=11。(5)选择触发器。本例选用2个D触发器。莲凋赵身削映肘搂煎浇布沥浦衣沤染丙耐呻失卒迈鸳滋冉萧啸慨施济嘶幌数字电子技术-第05章时序逻辑电路-时序逻辑电路的设计数字电子技术-第05章时序逻辑电路-时序逻