数字电路课程设计 24秒倒计时.doc

赣南师院物理与电子信息学院数字电路课程设计报告书姓名:班级:学号:时间:。,计时间隔为1秒。,数码显示器不灭灯。、时序逻辑电路和各与(或)非门来完成设计。设计过程前言:随着科学技术与计算机应用的不断发展,在很多领域中计时器使用的很普遍,比如在体育比赛,定时报警器,游戏中的倒计时,交通信号灯,等等,由此可知定时器对于我们现代的社会是多么重要。24秒倒计一般可用在篮球比赛上,篮球比赛中有一项违例时间要用倒计时计数器,该计数器有递减计时,再在电路上外加警报器和发光灯就可以对球员的一个很好的提醒,即当球员犯规时,能自动的报警来判断球员的犯规。我自己本身也比较爱好篮球,我的课程设计就是从这有了想法,和给予了我灵感。1设计方案总方案:该设计系统包括秒脉冲发生器、计数器、译码显示电路。用555定时器作为秒脉冲发生器,74LS192为脉冲计数器,74LS48作为译码器,通过数码管显示数字。其中计数器是最主要的部分,计数器完成24秒倒时的功能,计时电路递减计时,每隔1秒钟,计时器减1。先将计数器接成十位是二进制计数(P3P2P1P0=0010),个位为四进制计数(P3P2P1P0=0100),这样在开始通入电源时数码管上显示的是24.。本设计可以完成计数器的直接清零、启动计数器、连续计数、译码显示电路等功能。当计时器递减计时到零(即定时时间到)时,显示器上显示00。-模拟混合集成电路,用它可以构成施密特触发器、单稳态触发器和多谐振荡器。本设计用LM555CM定时器设计一个多谐振荡器给电路提供脉冲信号,产生的脉冲信号用由74LS192进行计数,且设置周期为1秒。555定时器管脚名称和功能图2555的管脚名称1脚为接地端,也是芯片的公共端。2脚为C比较器的信号输入端V又称为触发端。它们输入的信号可以是数字信号也可以是模拟信号,分别与比较器所设置的参考电压进行比较便于控制输出状态。3脚为信号输出端V4脚为直接复位端,只要在此输入低电平,输出端立即被置为低电平,不受其他输入状态的影响。正常工作是接高电平可直接接到电源上。5脚为控制电压输入端V。如果V端没有外加电压时两个比较器的参考电压,由电源电压经过三个等值电阻分压提供。6脚为C比较器的信号输入端V又称阈值段TH;2脚为C比较器的信号输入端V又称为触发端。它们输入的信号可以是数字信号也可以是模拟信号,分别与比较器所设置的参考电压进行比较便于控制输出状态。7脚为放电端。如果经过一个足够大的电阻街道电源上那么放电端可获得一个与输出端相一致的电平。8脚为电源端V。如果V端没有外加电压时两个比较器的参考电压,由电源电压经过三个等值电阻分压提供,则V=V,V=V。在这种情况下,该端可通过电容()接地防干扰信号窜入。如果该端接入外电压V时,则,V=V,V=V,因此V可改变参考电压值V。555定时器的内部原理图各种555定时器的电路结构大同小异,它由比较器C和C、基本触发和输出级三个部分组成,外部共有8根引脚,其内部原理图如图3所示。()V(V)010低电平导通1()V(V)001高电平截止1()V(V)100高电平截止1()V(V)11Q不变不变表1555定时器的功能表74LS192十进制同步加减计数器工作原理:74LS192是十进制可编程同步加/减计数功能。当=1,CR=0时,若时钟脉冲加入到端,且=1,则计数器在预置数的基础上完成加计数功能,当加计数到9时,端发出进位下跳脉冲;若时钟脉冲加入到端,且=1,则计数器在预置数的基础上完成减计数功能,当减计数到0时,端发出借位下跳变脉冲。由74LS192组成的二十四进制递减计数器如下图,其预置数为N=(00100100)8421BCD=(24)。它的计数原理是:只有当低位1端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且=0时,置数端2=0,计数器完成并行置数,在端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。74LS192外接引脚排列图474LS192引脚分布图74LS190的内部结构和逻辑图574LS192的内部结构图74LS192的功能表表274LS192的功能表74LS48七段译码器本设计中用共阴极七段显示数码管,为使七段显示数码管能正常工作,将74LS190连接到74LS48,74LS48将高低电平信号译成数码管可读信号,从而实现数字的显示。74LS48的引脚排列图674LS48的引脚排列74LS