用PowerPC860实现FPGA配置.doc

.页眉. .页脚用 PowerPC860 实现 FPGA 配置摘要:介绍如何用 PowerPC860 ( MPC860 )进行 FPGA ( Xilinx 的 Virtex-II 系列)的配置; 给出进行 FPGA 配置所需的详细时序图和原理图。本配置基本原理对其它 FPGA 的配置也适用。 1 概述 MPC860 是基于 PowerPC 结构的通信控制器。它不仅是集成的微处理器,而且将很多外设的功能也集成在一起。 MPC860 具有存储控制器,其存储控制器的功能很强, 可以支持各种存储器,包括各种新型的 DRAM 和 Flash ,并可以实现与存储器的无缝接口; 而且使用嵌入式操作系统 VxWork s 和开发环境 Tornad o 开发非常方便。本设计中用1片 Intel W28F1283A150 Flash 作为 BootFlash 对 MPC860 进行加电配置,其多余的存储空间完全可以存放下 FPGA 所需的配置文件。加电复位、系统启动后,由 MPC860 处理机与 EPLD 配合,控制 FPGA 配置文件的下载过程,完成对 FPGA 的配置。使用 MPC860 可以对 FPG A 十分方便地进行配置,甚至可以通过 MPC860 的网络功能对 FPGA 进行远程配置,节省了因采用专用配置芯片所耗费的电路板及其成本。本文主要介绍如何用 MPC860 对 Xilinx 公司的 Virtex II 系列的 FPG A 进行配置, 其原理同样适用于别的 FPG A 芯片(包括 Alter a 公司)。 2 Xilinx FPG A 的配置方式本设计中 FPG A采用 Xilin x公司 Virtex-I I 系列蝗 XC2V4000 , 其配置文件的下载模式有 5 种:主串模式( master serial ) 、从串模式( slave serial ) 、主并模式( master selectMAP ) 、从并模式( slave selectMAP )、 JTAG 械。其中, JTAG 模式在开发调试阶段使用。本设计将 JTAG 口直接做在信号处理板上, 便于开发设计阶段的调试。参考 Xilinx 公司的有关文档, 比较其余 4 种下载模式, 可将其分为串行下载方式和并行下载方式。串行下载方式和并行下载方式都有主、从2 种模式。主、从模式的最大区别在于: 主模式的下载同步时钟( CCLK )由 FPGA 提供;从模式的下载同步时钟( CCLK )由外部时钟源或者外部控制信号提供。主模式对下载时序的要求比从模式严格得多。. .页脚下载过程的角度,选择使用从串模式或从并模式。本设计采用从串模式进行 FPGA 配置, 以减少占用 MPC86 0 的资源。用 MPC86 0对 FPG A 进行配置, 实质上就是用 MPC86 0和 EPL D 来仿真 JTAG 接口的下载时序,完成对 FPGA 的下载。 JTAG 的有效引脚只有 5 个,分别是 nConfig ( PROG_B )、 nStatus ( INIT_B )、 Conf_Done ( DONE )、 LK) 、 Data0(DIN) 。其中 nConfig 用于使 FPGA 进行到下载状态, nStatus 时不否出现 CRC 校验错误, Conf_Don e 用于