arm体系结构.pptx

主要内容
1 ARM CPU ISA的发展历史
2 典型ARM CPU Core体系结构
3 ARM编程模型
本章部分内容可以参考：
http://
ARM公司
成立于1990年11月
前身为 Acorn计算机公司
主要设计ARM系列RISC处理器内核
授权ARM内核给生产和销售半导体的合作伙伴
ARM 公司不生产芯片
另外也提供基于ARM架构的开发设计技术
软件工具, 评估板, 调试工具,应用软件,总线架构, 外围设备单元，等等
ARM CPU Core概述
ARM内核是一种32/64位RISC微处理器，具有功耗低、性价比高、代码密度高等三大特色。ARM处理器具有RISC体系结构的典型特征:
体积小、低功耗、低成本、高性能；
支持Thumb（16位）/ARM（32位）双指令集，能很好地兼容8位/16位器件；
大量使用寄存器，指令执行速度更快；
大多数数据操作都在寄存器中完成
寻址方式灵活简单，执行效率高
指令长度固定
所有指令都可以条件执行，以增大执行吞吐量。
ARM CPU ISA的发展历史
ARM CPU的指令集体系ISA（即ARM Instruction Set Architecture）从最初的V1版本发展到现在，先后出现了V1, V2, V3, V4, V4T, V5TE, V5TEJ, V6, V7,V8等主要的版本。
ARM V1～V3版本的处理器未得到大量应用，ARM处理器的大量广泛应用是从其V4版本开始的
V7系列CPU被称作CorTex系列
到目前V8是最新的版本， 可以选择64或32执行状态。64执行状态针对64位处理技术，引入了一个全新指令集A64，可以存取大虚拟地址空间。
Development of the ARM Architecture
Halfword and signed halfword / byte support
System mode
Thumb instruction set (v4T)
Improved interworking
CLZ
Saturated arithmetic
DSP MAC instructions
Extensions:
Jazelle (5TEJ)
SIMD Instructions
Multi-processing
v6 Memory architecture
Unaligned data support
Extensions:
Thumb-2 (6T2)
TrustZone® (6Z)
Multicore (6K)
Thumb only (6-M)
Note that implementations of the same architecture can be different
Cortex-A8 - architecture v7-A, with a 13-stage pipeline
Cortex-A9 - architecture v7-A, with an 8-stage pipeline
Thumb-2
Architecture Profiles
7-A - Applications
7-R - Real-time
7-M - Microcontroller
v4
v5
v6
v7
v8
64bit Arch
---ARM V4
ARMV4是目前支持的最老的架构,是基于32-bit地址空间的32-bit指令集。ARMv4除了支持ARMv3的指令外还扩展了：
支持halfword的存取
支持byte和halfword的符号扩展读
支持Thumb指令
提供Thumb和Normal状态的转换指令
进一步的明确了会引起Undefined异常的指令
对以前的26bits体系结构的CPU不再兼容
--- ARMv4T
ARMv4T增加了16-bit Thumb 指令集，这样使得编译器能产生紧凑代码（相对于32-bit代码，内存能节省到35%以上)并保持32-bit系统的好处。
Thumb在处理器中仍然要扩展为标准的32位ARM指令来运行。用户采用16位Thumb指令集最大的好处就是可以获得更高的代码密度和降低功耗。
--- ARM V5TE
1999年推出ARMv5TE其增强了Thumb体系,增强的Thumb体系增加了一个新的指令同时改进了Thumb/ARM相互作用、编译能力和混合及匹配ARM与Thumb例程，以更好地平衡代码空间和性能
并在ARM ISA上扩展了增强的DSP 指令集: 增强的DSP指令包括支持饱和算术（saturated arithmetic）, 并且针对Audio DSP应用