自动奏乐器.doc

EDA课程设计报告
设计题目:自动奏乐器一
姓名: 曹海
班级:08级电子科学与技术二班
学号: 080104040032
成绩:
一、设计题目:自动奏乐器一
二、题目要求:
,可以反复演奏;
。
1 1 5 5 6 6 5 -–
4 4 3 3 2 2 1 -–
5 5 4 4 3 3 2 -–
5 5 4 4 3 3 2 -–
:用数码管显示乐谱。
三、设计方案
3-
本实验共分降频变速控制、断音延音实现、32个状态循环、选音、分频和显示五部分。其中,降频变速控制部分由speed模块构成;断音延音实现和32个状态循环部分由模块
xunhuan32构成;分频由fenpin模块完成,在总图中用74151数据选择器选出不同的地址输出,送出到扬声器发声;显示部分是一个7449数码管,在选音奏乐的同时数码管显示乐谱。
详细步骤如下:
(1),以实现乐谱的正常奏乐。
(2) 为实现变速奏乐在模块speed中加入了一个cp3高低频控制(在实验箱上由按键来实现)。
(3) (见fenpin模块)。
(4) 为使音乐有节奏感,由yanyinduanyin模块,用于实现断音和延音的产生。
(5) 为实现自动奏乐,模块xuanhuan32中置有一个由两个74160组成的32进制的计数器,用于乐谱中32个音符状态的顺序输出。
(6) 使用74151数据选择器实现了六个音符音调的输出;
(7) 使用7449电路实现音符的显示
模块一: 降频和实现变速(speed)
设计原理:由于实验箱给出的是一个高频的信号CLK()而要演奏音乐则应当降低为低频,设计的电路由计数器的分频作用来实现降频,电路中设计了92进制和65进制了两个不同进制的计数器,而变速演奏则是由SP这个高低电平信号来控制实现的,当SP=1时65进制计数器有效,92进制计数器则不工作,音乐的演奏速度为快速;当SP=0时95进制计数器有效,演奏速度为慢速。从而实现了变速演奏。
3-2 . speed模块电路图
电路仿真图如下:
模块二:音延音的实现(yanyinduanyin)
3-
断音的实现:主要由一个74160构成的8进制计数器实现,计数器ABCD端置0,计数器初时状态为0,开始计数,计到第8个CP信号完成时置数端有效,计数器回到初时状态0。与此同时,计数器也给Q端一个低电平,因此,在8
个输入CP中前7个CP周期内Q输出为高电平,第8个CP信号为低,从而实现了断音的演奏。
乐谱中的延音与断音用一个八进制计数器与上述的32进制计数器构成,在每8个时钟周期后出现一个脉冲out,用来控制每个音符的断音。在32进制计数器计到7时出现YAN1; 计数器计到15时出现YAN2;计数器计到23时出现YAN3; 计数器计到31时出现YAN4; 在xuanhuan32模块中,对YAN1、YAN2、YAN3、YAN4与out,用或门连接输出,保证在需要延音的时候低频信号out被高频信号YANi覆盖。
波形仿真图如下:
模块三: 32状态乐谱的输出(xuanhuan32)
yanyinduanyin模块输出了Q0-Q4五个乐谱状态地址编码,而在下一模块使用的是A、B、C
三个地址编码,为实现乐谱的输入,要找出ABC和Q0-Q4的关系,从而用CBA实现乐谱的转换。乐谱中各个音符(共六个)的CBA地址编码设定如下:
音符
C
B
A
十进制表示
1
0
0
1
1
2
0
1
0
2
3
0
1
1
3
4
1
0
0
4
5
1
0
1
5
6
1
1
0
6
写出32个状态分别对应的Q0-Q4状态编码和CBA地址编码,利用卡诺图算出关系式,连好电路图,输出CBA端。
Q2Q1Q0
Q4Q3
000
001
011
010
110
111
101
100
00
001
001
101
101
101
101
110
110
01
100
100
011
011
001
001
010
010
11
101
101
100
100
010
010
011
011
10
101
101
100
100
010
010
011
011

由卡诺图得
32个状态原理图如下:
仿真图如下:
模块四:分频的实现(fenpin模块