锁相环频率合成器设计.doc

桂林理工大学博文管理学院
实****报告
实****名称: 锁相环频率合成器的设计
专业班级: 通信工程08班
学生姓名: 蒙怡运学号: 80809140
指导老师: 唐超尘
实****时间: 2010 年 11月 29 日至 2010 年 11 月 30 日
锁相环频率合成器的设计
1 方案设计
在本系统中需要用到高性能的频率源作为混频信号的本振。频率合成器的方案主要有三种:直接式、间接式和直接数字频率式。直接式频率合成尽管有频率转换快的优点,但是其体积大的弱点无法适应现代系统要求。直接数字式由于其工作频率较低且成本昂贵也不宜采用。间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进行四则运算,谐波分量是利用锁相环的窄带滤波特性加以滤除的,由于它不采用传统的谐波发生器、倍频器等器件,从而使频率合成器结构简单,造价低,并且有良好的相位噪声特性,所以我采用间接式频率合成方案。间接式频率合成器的具体实现方案由很多,主要有混频锁相式、取样锁相式和数字分频锁相式三种。我采用的是数字分频锁相式的。
其原理方框图如图所示:
图1 锁相环频率合成器原理图
本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VCO等组成。由于频率综合器要求较高的频谱纯度、捷变速度和频率点数,我采用了单片PLL中包含双模式的鉴频鉴相器,它具有既能降低相位噪声的模拟工作状态,又能提高鉴相频率,增加环路带宽的数字工作状态的双重功能,也即当环路进行频率捕捉时,它以鉴频工作方式工作,当进入相位锁定区域,就转为鉴相方式工作,所以它能够使环路快速自动入锁,无需扩捕电路。因此,在电路设计过程中,不需要加入频率预制时间,这样有助于提高频率捷变时间。同样,也能降低相位噪声。
另外,对于输出频率大于2GHz的本振源,采用倍频法来得到微波毫米波段的输出信号。需要在锁相环的输出后附加微波毫米波倍频组件,以得到更高的频率。
2 各电路部件的实现

为了满足小体积的要求,我采用单片PLL频率合成技术,单片PLL频率合成技术是现代频率合成技术的一大革命,它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。
在本方案中,我采用Q3236来实现。M公司推出的Q3236单片PLL芯片,其性能优良,工作频率在0~2GHz,除此之外,Q3236还具有以下特性:
内设前置÷10/11分频器
输入灵敏度范围-10dBm~ +10dBm
鉴相器增益高达302mv
输入驻波比小于2:1
程序控制端口TTL/CMOS兼容,8bit串行的或并行的数据线
锁定指示
参考分明比在1~16之间
2~128分频器的工作频率可达300MHz,90~1295分频比的工作频率可达2GHz
Q3236还包括以下几个功能部件:
高速参考信号线性接收管和高速VCO的输出信号的线性接收器
可以高频工作的÷10/11双模前置分频器
由M和A计数器组成的吞脉冲计数分频器
可编程的参考分频器
数字鉴频/鉴相器
锁定/失锁检测电路
TTL/CMOS兼容的并行接口和8位数据总线接口
使用Q3236来实现锁相环路,只需外加一阶环路滤波器和VCO,参考分频比和分频比均采用外部控制模式。

由÷10/11双模前置分频器和由M和A计数器组成的吞脉冲分频器组成的程