基于ieee 1500和ip核的soc测试优化技术研究based on the ieee 1500 and ip core of soc test optimization technology research.docx

目录
目录
摘 要 I
Abstract II
第一章引言 1
§ 研究背景及意义...................................................................................................................... 1
§ 国内外研究现状...................................................................................................................... 3
§ 论文研究内容.......................................................................................................................... 4
第二章 SoC 测试及优化技术 6
§ SoC 测试内容 6
§ 测试访问机制 TAM 7
§ 测试控制问题................................................................................................................. 8
§ SoC 测试优化问题分类 8
§ SoC 扫描链平衡问题 9
§ SoC 测试规范---IEEE 1500 标准 10
§ 本章小结................................................................................................................................ 11
第三章基于 IP 核的 SoC 测试结构复用设计 12
§ IP 核测试壳单元的设计 12
§ IEEE 1500 典型测试壳单元结构 13
§ 测试控制结构设计................................................................................................................ 21
§ 本章小结................................................................................................................................ 22
第四章 SoC 测试优化设计 22
§ 单个 IP 核测试时间优化问题的提出 22
§ 基于差值二次分配 TAD(ADJ)的扫描链平衡方法 23
§ 优化 Wrapper 单元分配 27
§ 基于 NSGA-II 的多 IP 核测试时间优化 29
§ 划分 TAM 29
§ NSGA-II 算法设计 30
§ 本章小结................................................................................................................................ 35
第五章设计验证 37
§ 优化算法部分验证................................................................................................................37
§ 平衡扫描链部分验证................................................................................................... 40
§ NSGA-II 算法部分 48
目录
§ 测试结构设计验证.................................................................................................................53
§ 本章小结........................................