第十八讲 电平触发和脉冲触发.ppt

0
0
0
0
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
0
0
1
1
0
1
1
0
0①
1
1
1
0①
保持
置1(置位)
置0(复位)
不定
特性表
内容回顾
由或非门构成的SR锁存器:
特性表
保持
置1
置0
不定
由与非门构成的SR锁存器:
内容回顾
0
X
X
0
0
0
X
X
1
1
1
0
0
0
0
1
0
0
1
1
1
1
0
0
1
1
1
0
1
1
1
0
1
0
0
1
0
1
1
0
1
1
1
0
1*
1
1
1
1
1*
保持
置1
置0
不定
保持
电平触发的触发器
内容回顾
在某些应用场合,有时需要在时钟CLK到来之前,先将触发器预置成指定状态,实际中往往设置异步置位端S D和异步复位端R D。

当CLK=0情况下,
S D=0, R D=1,Q=1; S D=1, R D=0,Q=0。
不用设置初态时, S D=R D=1
小圆圈表示低电平有效
无小圆圈表示高电平控制
三、电平触发方式的动作特点:
在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。CLK=0时,触发器保持原态。
【例】画出电平触发SR触发器的输出波形
(设初态为0状态) 。
CP
R
S
Q
使输出全为1
CP变为0后
状态不定
置1
置0
保持
保持
不定
此电路称为D锁存器,其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化,即输出与输入状态相同。
为了适应单端输入信号的需要,有时将S通过反相器接到R上,这就构成了电平触发的D触发器。
CLK
D
Q
Q*
0
X
0
0
0
X
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
D型锁存器的特性表
CP
D
Q
【例】画出D触发器的输出波形。(设触发器初态为0)。
电平触发的触发器在CLK=1期间,输出状态随输入信号S、R的变化而多次翻转,降低电路的抗干扰能力。另外S和R的取值受到约束,即不能同时为1.