单元1认识各种常见金属材料.ppt

数字信号处理器系统《SOC 设计方法与实现》课程设计
《SOC 设计方法与实现》课程设计
一实验负责人
二实验时间20121**********
三设计说明
设计一个数字信号处理器系统其功能为在8位微控Intel8051的控制下对输入信号进行数字滤波处理并根据输入数据的大小产生一组控制液晶板的显示工作过程如下
1Intel8051是微处理器
2TH99CHLS是要实现的系统
3Display是一个液晶显示板它包括三个显示区一个时间显示区一个数字显示区和一个由16个小方块组成的信号幅度显示其结构见下图所示对应的管脚接高电平时液晶板上的线段显示接低电平时线段消失
四实验目的
完成一个数字系统的Verilog HDL描述和利用EDA工具的Verilog HDL仿真综合环境对这一描述进行仿真并综合完整地从事一个数字VLSI系统的设计过程理解和掌握现代集成电路的设计流程硬件描述语言综合理论等高层次设计方法以及它和物理实现之间的关系巩固在理论课阶段学****的相关知识
实验设备
代码输入工具 QuartusII
功能仿真 ModelSim SE 62b
综合工具DCSynplify Pro 862
系统简介
1工作过程
1 在外部信号PEbar的控制下芯片从端口in读入一个八位数据
2 在 1 中输入的数据与微处理器给出的另一个八位数据进行按位与操作
3 在 2 中处理过的数据经数字滤波后从端口out输出
4 TH99CHLS 内部产生一组时间信号包括时和分其格式为 hhmm 这组时间信号的初值由微处理器给出微处理器可以随时对时间信号进行修改
5 送往液晶显示板的信号有三组
a 4 中产生的时间信号经七段译码后从端口hour和minute送出
b 3 中经数字滤波的信号在转换成十进制并做七段译码后百位经端口d00十位经端口d10个位经端口d01送出
c 3 中经数字波的信号在经过压缩后通过端口ap送出
2数字滤波器
数字滤波器的转移函数为
滤波器的系数B0B1B6均由微处理器给出微处理器可以根据需要修改这些系数
模块说明
根据功能分析将整个系统分为8个模块各个模块对应的源文件和功能描述如下表所示
模块名称 对应源文件 功能说明 decoder decoderv 将四位二进制译码为LED显示输入4bit输出为7bit直接驱动显示装置为组合逻辑 H2D H2Dv 进行16进制到十进制的转换输入为8bit无符号数输出为百十个位数字其中每个数字4bit位宽同样为组合逻辑 decoder_4X16 decoder_4X16 4-16译码器主要是将经过y sqrt x 压缩后的数据送至显示设备输入4bit输出16bit组合逻辑 sqrt_lut sqrt_lutv 主要实现y sqrt x 的运算主要是通过比较和查找表方式实现输入8bit输出4bit时序逻辑一个时钟周期 mul8b_shiftadd_fsm mul8b_shiftadd_fsmv 乘法器设计通过移位加的方式实现内部通过状态机实现完成一次乘法需要8个时钟周期 timer_clk timer_clkv 时间时钟模块主要是根据系统时钟计算秒通过计数器级联的方式实现 filter filterv 这是整个系统比较核心的部分主要实现滤波器的设计和与微处理器的接口时序设计接口需要三态控制并且要注意读写信号的控制滤波器采用并行设计用面积换取速度 TH99CHLS TH99CHLSv 顶层元件例化主要是将上述各个模块进行组合整个功能框图如下
七行为描述及仿真结果
下面是测试用的模块介绍模拟TH99CHLS外围的单片机控制信号和数据输入等
模块名称 对应的源文件 功能说明 osc_rst osc_rstv 产生时钟频率和复位信号 fir_tb fir_tbv 滤波器数据的输入 wr_rd wr_rdv 单片机WRRD信号的模拟 mcu mcuv 主要是模拟单片机对TH99CHLS芯片的控制包括寄存器的读入与读出等一系列操作 top_test top_testv 顶层测试文件主要是进行元件例化
ModelSimSE功能仿真结果波形图如下
第一张图为前0-7us第二张图为7us-15us详细图形见source中的1bmp和2bmp也可以查看其下的vsimwlf 需要安装modelsim
此图为对TH99CHLS芯片内部b0-b6 滤波器系数寄存器的操作和对minihour寄存器初始化的操作仿真结果
八综合结果及分析
Synplify综合结果如下
DC综合结果如下
九所占用的资源和数据通道分析
该系统所占用的资源如下
在滤波器设计中并没有采用乘法器的复用而是采用了多个乘法器的复制牺牲面积来换取速读的提高