存储层次结构设计-中国科学技术大学.ppt

中国科学技术大学
1
计算机体系结构
周学海
******@ustc.
0551-63601556, 63492149
中国科学技术大学
第4章存储层次结构设计
存储层次结构
Cache基本知识
基本的Cache优化方法
高级的Cache优化方法
存储器技术与优化
虚拟存储器-基本原理
2018/8/19
计算机体系结构
2
存储层次结构
存储系统设计是计算机体系结构设计的关键问题之一
价格,容量,速度的权衡
用户对存储器的“容量,价格和速度”要求是相互矛盾的
速度越快,每位价格就高
容量越大,每位价格就低
容量越大,速度就越慢
目前主存一般由DRAM构成
Microprocessor与Memory之间的性能差异越来越大
CPU性能提高大约60%/year
DRAM 性能提高大约 9%/year
2018/8/19
计算机体系结构
3
技术发展趋势
Capacity Speed (latency)
Logic: 2x in 3 years 2x in 3 years
DRAM: 4x in 3 years 2x in 10 years
Disk: 4x in 3 years 2x in 10 years
2018/8/19
计算机体系结构
4
Year DRAMSize Cycle Time
1980 64 Kb 250 ns
1983 256 Kb 220 ns
1986 1 Mb 190 ns
1989 4 Mb 165 ns
1992 16 Mb 145 ns
1995 64 Mb 120 ns
1000:1!
2:1!
2009 8192 (8 Gbi)
Processor-DRAM Memory Gap (latency)
微处理器与DRAM 的性能差异
2018/8/19
计算机体系结构
5
Processor-Memory
Performance Gap
Growing
Microprocessor-DRAM性能差异
利用caches缓解微处理器与存储器性能上的差异
Microprocessor-DRAM 性能差异
time of a full cache miss in instructions executed
1st Alpha : 340 ns/ ns =  68 clks x 2 or 136 instructions
2nd Alpha : 266 ns/ ns =  80 clks x 4 or 320 instructions
3rd Alpha : 180 ns/ ns =108 clks x 6 or 648 instructions
2018/8/19
计算机体系结构
6
Processor
$
MEM
Memory
reference stream
<op,addr>, <op,addr>,<op,addr>,<op,addr>, . . .
op: i-fetch, read, write
通过优化存储系统的组织来使得针对典型应用平均访存时间最短
Workload or
Benchmark
programs
存储系统的设计目标
2018/8/19
计算机体系结构
7
基本解决方法:多级层次结构
多级分层结构
M1 速度最快,容量最小,每位价格最高
Mn速度最慢,容量最大,每位价格最低
并行
存储系统接近M1的速度,容量和价格接近Mn
2018/8/19
计算机体系结构
8
CPU
M1
M2
Mn
………..
计算机系统的多级存储层次
2018/8/19
计算机体系结构
9
CPU
Register
MEMORY
I/O device
L1
C
A
C
H
E
L2
C
A
C
H
E
L3
C
A
C
H
E
300ps
1ns
3-10ns
10-20ns
50-100ns
5-10ms
1000B
64KB
256K
2-4MB
4-16GB
4-16TB
CPU
Register
MEMORY
I/O device
L1
C
A
C
H
E
L2
C
A
C
H
E
500ps
2ns
10-20ns
50-100ns
25-50μs
500B
64KB
256K
256-512MB
4-8GB
Server
PMD
存储层次工作原理: Locality!
Temporal Locality (时间局部性):
=>保持最近访问的数据项最接近微处理器
Spatial Locality (空间局部性):
以由地址连