数字系统设计课件.ppt

2018/8/28
1
数字系统设计与Verilog HDL
西安电子科技大学
雷达信号处理国家重点实验室
宋万杰
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
2
第一部分初级篇
数字通信和自动化控制等领域的高速度发展和
世界范围的高技术竞争对数字系统提出了越来越高的
要求,特别是需要设计具有实时信号处理能力的专用
集成电路,要求把包括多个CPU内核的整个电子系统综合到一个芯片(SOC)上。
VHDL和Verilog HDL这两种工业标准的产生
顺应了历史的潮流,因而得到了迅速的发展。作为新
世纪的中国大学生应该尽早掌握这种新的设计方法,
使我国在复杂数字电路及系统的设计竞争中逐步缩小
与美国等先进的工业发达国家的差距。为我国新世纪
的深亚微米千万门级的复杂系统的设计培养一批技术
骨干。
西安电子科技大学雷达信号处理国防科技重点实验室
Verilog 数字系统设计教程
第一讲 Verilog 的基本概念
宋万杰
西安电子科技大学
雷达信号处理国家重点实验室
2018/8/28
4
硬件描述语言HDL(Hardware Description Language)是硬件设计人员和电子设计自动化(EDA)工具之间的接口,其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。
西安电子科技大学雷达信号处理国防科技重点实验室
硬件描述语言HDL
2018/8/28
5
硬件描述语言HDL
硬件描述语言利用计算机的巨大能力对用HDL建模的复杂数字逻辑进行仿真,list),根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模型。仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA器件中。
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
6
什么是硬件描述语言
具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言
这种特殊结构能够:
描述电路的连接
描述电路的功能
在不同抽象级上描述电路
描述电路的时序
表达具有并行性
HDL主要有两种:Verilog和VHDL
Verilog起源于C语言,因此非常类似于C语言,容易掌握
VHDL格式严谨
VHDL出现较晚,但标准化早。IEEE 1706-1985标准。
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
7
为什么要使用硬件描述语言
电路的逻辑功能容易理解;
便于计算机对逻辑进行分析处理;
把逻辑设计与具体电路的实现分成两个独立的阶段来操作;
逻辑设计与实现的工艺无关;
逻辑设计的资源积累可以重复利用;
可以由多人共同更好更快地设计非常复杂的逻辑电路(几十万门以上的逻辑系统)。
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
8
Verilog HDL 的历史
什么是Verilog HDL
Verilog HDL是硬件描述语言的一种,用于数
字电子系统设计。设计者可用它进行各种级别的
逻辑设计,可用它进行数字逻辑系统的仿真验
证、时序分析、逻辑综合。它是目前应用最广泛
的一种硬件描述语言。
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
9
Verilog HDL 的历史
Verilog HDL的产生及发展
Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby所创。Phi Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。
在1984~1985年间,Moorby设计出了第一个Verilog-XL的仿真器。
1986年,Moorby提出了用于快速门级仿真的XL算法。
1990年,Cadence公司收购了GDA公司
1991年,Cadence公司公开发表Verilog语言,成立了OVI(Open Verilog International)组织来负责Verilog HDL语言的发展。
1995年制定了Verilog HDL的IEEE标准,即IEEE1364。
西安电子科技大学雷达信号处理国防科技重点实验室
2018/8/28
10
Verilog HDL 的历史
西安电子科技大学雷达信号处理国防科技重点实验室