使用硬件描述语言设计四位并行加法器.doc

东华理工大学信息工程学院
课程设计报告
课程:计算机组成与体系结构
课程设计题目: 使用硬件描述语言设计四位并行加法器

学生姓名:
专业:计算机科学与技术
班级:
指导教师:

2013年 1 月 6 日
摘要
本课程设计是计算机科学与技术专业重要的实践性教学环节之一,是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。目的是通过使用硬件描述语言设计四位并行加法器,加深对计算机组成原理课程内容的理解,建立起整机系统的概念,掌握计算机设计的基本方法,培养学生科学的工作作风和分析、解决实际问题的工作能力。要求学生综合运用计算机组成原理、数字逻辑和ABEL硬件描述语言等相关课程的知识,理解和熟悉计算机系统的组成原理,掌握计算机主要功能部件的工作原理和设计方法,掌握并行加法器的原理及其设计方法,熟悉CPLD 应用设计及 EDA 软件的使用。本课程设计用硬件描述语言设计组合逻辑电路——4位并行加法器,并且通过软件进行电路的仿真,将仿真好的程序下载到实验箱中。
关键词:ABEL硬件描述语言, ispDesignEXPERT,四位并行加法器

目录
摘要 2
1 课程设计内容与要求 3
2 课程设计的实验设备 4
3课程设计的实验原理 4
4 TDN-CM++教学实验系统 5
5 ABEL硬件描述语言简介 6
6 ISP器件的编程软件介绍 7
7课程设计实验步骤 8
8
9
11
13
JEDEC 文件下载到 ispLSI1032 13
13
验证所设计器件的逻辑功能 14
实验结果及问题 14
8课程设计的收获及体会 14
参考文献 15
1 课程设计内容与要求
内容:
熟悉可编程逻辑器件开发软件的开发环境,掌握用硬件描述语言设计的操作流程,最后用硬件描述语言设计组合逻辑电路—— 4 位加法器,并且通过软件进行电路的仿真,将仿真好的程序下载到实验箱中。
基本要求:
1 、掌握在可编程逻辑器件开发软件的开发环境中用硬件描述语言设计数字电路的方法
2 、掌握用硬件描述语言设计 4 位加法器的方法
3 、将编写好的硬件描述语言程序进行仿真并下载到可编程逻辑器件中去
2 课程设计的实验设备
-CM+或 TDN-CM++教学实验系统一套。
微机一台。
3课程设计的实验原理
本节实验使用大规模可编程逻辑器件 CPLD 来设计实现一个 4 位的并行进位加法器。传统的数字系统设计只能是通过设计电路板来实现系统功能,而采用可编程逻辑器件,则可以通过设计芯片来实现系统功能。从而有效地增强了设计的灵活性,提高了工作效率。并能够缩小系统体积,降低能耗,提高系统的性能和可靠性。
实验系统中采用的器件是 Lattice 公司的 ispLSI 1032 芯片,isp 是指芯片具有“在系统可编程功能”,这种功能可随时对系统进行逻辑重构和修改,而且只需要一条简单的编程电缆和一台 PC 计算机就可以完成器件的编程。
ispLSI1032 芯片的等效逻辑门为 6000 门,具有 128 个宏单元,192 个触发器和 64 个锁存器,其共有 84 个引脚,其中 64 个为 I/O 引脚。ispLSI1032 芯片的结构图如图 -3 所示。


对该器件的逻辑系统设计是通过使用硬件描述语言或原理图输入来实现的,硬件描述语言有ABEL、VHDL等多种语言,本节实验是使用硬件描述语言来进行编程的。
下面用ABEL语言编程来实现上述加法器,该加法器采用并行进位,有两组四位加数A3~A0、B3~B0输入,四位本地和F3~F0 输出,一个低位进位C0输入及一个本地进位CY输出。
系统采用 ispDesignEXPERT 软件来对可编程逻辑器件ispLSI1032 进行编程设计实验。
ispDesignEXPERT 可采用原理图或硬件描述语言或这两种方法的混合输入共三种方式来进行设计输入,并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此软件的核心,它能进行逻辑优化,并将逻辑映射到器件中去,自动完成布局与布线并生成编程所需要的熔丝图文件。该软件支持所有 Lattice公司的 ispLSI 器件。
4 TDN-CM++教学实验系统
“TDN-CM++计算机组成原理与系统结构教学实验系统”是西安唐都科教仪器公司推出的一套高效的、开放性的教学实验系统,该系统可以通过对多种原理性计算机的设计、实现和调试来高效率地支持“计算机组成原理”和“计算机系统结构
”等课程的开放式