实验二差分编译码系统 SystemView仿真.doc

羆大连理工大学实验报告肅学院(系):电子信息与电气工程学部专业:电子信息工程班级:蚃姓名:学号:组:_腿实验时间:实验室:大黑楼C221实验台:莇指导教师签字:成绩:薃实验二差分编码、译码蒂实验目的和要求芈目的:熟悉系统仿真软件systemview,通过分析理解差分编码/译码的基本工作原理。螈要求:自己构建一个差分编码译码系统,进行系统性能的测试。芅实验原理和内容膁实验内容:创建一对二进制差分编码/译码器,以PN码作为二进制绝对码,码速率Rb=100bit/s。分别观测绝对码序列、差分编码序列、差分译码序列,并观察差分编码是如何克服绝对码全部反相的,以便为分析2DPSK原理做铺垫。芈腿dn实验原理:二进制差分编码器和译码器组成如下图所示,其中:{an}为二进制绝对码序列,{dn}为差分编码序列,D触发器用于将序列延迟一个码元间隔,在SystemView中此延迟环节一般可不使用D触发器,而是使用操作库中的“延迟图符块”。蚃芄an莈dn莆an莅羃蒈dn-1螇***dn-1螂DQ薈膈薄 CLK薁蚈发送码时钟蕿位同步时钟芆QD薃螈CLK蚅薆膄(a)发送差分编码器(b)接收差分译码器薀主要仪器设备袈计算机、SystemView仿真软件芈实验步骤与操作方法袃第1步:进入SystemView系统视窗,设置“时间窗”参数:羄运行时间:StartTime:0秒;StopTime:;艿采样频率:SampleRate=10000Hz。螆第2步:调用图符块创建仿真分析系统,分别用延时器和D触发器实现系统功能,各模块参数设置如下:羆延时器模块:肄编号蚀图符块属性蒈类型蚅参数膃0肁Source袆PNSeq蒄Amp=1v,Offset=0v,Rate=100Hz,Levels=2,芃Phase=0deg膈1,4薈Operator芃SmplDelay芃Delay=100SamplesInitialCondition=0vFillLastRegister蕿2,3肆Operator芆XOR莃Threshold==1False=0羀5螈Operator肅Sampler蒃Interpolating,Rate=100Hz,Aperture=0sec,ApertureJitter=0sec,莁6芅Operator袃Hold薃LastValue,Gain=2薇7,8,9羇Sink薂Analysis蚃Inputfromt0OutputPort0羈10莅Operator蚅NOT螃Threshold==1False=0荿D触发器模块:***10,11莄Logic袂FF-D-1螀Threshold==1False=0薅12,13膃Source袂PluseTrain膁Offset=0v,Freq=100Hz,Amp=1v芇14膆Logic羂XOR芈Threshold==1False=0GateDelay=0罿15,16羅Source肂StepFct虿Offset=0v,Amp=1v,start=0sec蒇表2-1实验二图符块参数设置蒀第3步:观察编、译码结果。在分析窗下,绘制差分编码器输入(绝对码)、差分编码输出及差分译码输出序列信号输出仿真波形,比较并分析;袈第4步:得到仿真结果后,将差分编码器与差分译码器之间插入一个非门,看仿真结果。袅实验数据记录和处理利用延时器实现差分编译码系统:运行实验软件,创建系统仿真电路如下图:搭建好系统后,运行后绘制得到的“输入PN码序列”、“差分编码输出”和“差分译码器较出”时域波形如下:图2-1-2编码器输入信号波形图2-1-3差分编码器输出信号波形图2-1-4差分译码器输出波形分析:通过上述波形的对比可以看出,PN序列通过延时与原序列相异或进行差分编码,将输出码与其延时码进行异或来完成差分译码,恢复了原始的PN序列,实现了译码输出。可以看出差分译码输出与原PN码完全相同,差分编码后的波形与原PN码存在一个时钟延时的异或关系,与理论分析相符合,波形是正确的。当在差分编码器和译码器间加一个非门时,系统框图:图2-1-5加非门后的差分编译码系统系统输入PN序列,差分编码输出,差分译码输出波形分别如下:图2-1-6系统输入PN序列图2-1-7差分编码输出图2-1-8加非门后差分译码输出分析:通过对比可以看出,加入非门前后,系统输出波形没有发生任何变化,同样很好的实现了原PN码的解码输出,也就是当差分编码序列全反相后并不影响差分译码输出,这是因为码的实际信息隐含在前后码元的相对变化中,上述波形并不直接代表码序列,当序列反相后码元间的相对关系没有发生变化,因此能够译码得到原始信号序列,这也正是差分编译码的优点,能够克服编码输出序列的全反相,但差分译码序列与不反相的相同。。利用D触发器实现差分编译码系统