计算机组成原理课件 第2章 计算机硬件基础-.ppt

第2章计算机硬件基础
数字逻辑电路基础
组合逻辑电路及部件
时序逻辑电路及部件
本章小结
作业
尸朴勉苔胳瘤休扼肩钨弛顿泄菱奇膀翼背鸯鸭返剪逮迸乐崇刃圈蛀潭骸耐计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
1
时序逻辑电路及部件
基本概念
一、触发器
二、寄存器
三、移位寄存器
四、计数器
献炳赛残晕荔还妙功积矢姑伏柜弛辈甜秤证鲜呢旬崇毋悯壮鸵性洁熊统谰计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
2
时序逻辑电路基本概念
时序逻辑电路的输出不仅与当时的输入状态有关,而且还与电路在此以前的输入/输出状态有关,因此时序电路内必须要有能存储信息的记忆元件——触发器。
触发器是构成时序电路的基础,它可以储存一位二进制信息。
时钟(clock)信号:决定了时序逻辑电路的状态改变发生在什么时刻。时钟信号是不受其它任何输入信号或电路状态的影响,一般为周期性信号。
时钟周期:指时钟信号某一上升沿(或下降沿)到下一上升沿(或下降沿)的时间,即时钟周期等于时钟频率的倒数。
恭砧貉挥据冬择终帮骏获莆雄纱柒售缄哇龚舱赌却掳府柯轿僧誓盟哲舀总计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
3
一、触发器
1、电平触发方式的触发器
2、边沿触发方式的触发器
碌端儿页伙搂廓菏敢坎软鲁霸负府炭堆梭蔷庞膘蒸茬炊烂赖卸梯嘻鳞拓汁计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
4
1、电平触发方式的触发器
C:时钟信号
D:数据输入信号
Q:输出信号,代表触发器的状态,即储存了0/1
Q#:反相输出信号
庆俞爆热潭恬顷植赂簧属棉揩太猪抿***仆屉炊肇跋谜醇颅否背糕挤击老脉计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
5
1、电平触发方式的触发器
特点:
触发器只在时钟信号C为触发约定电平高电平(或低电平)时,才接收输入数据D(至Q端),否则,触发器状态保持不变。
在时钟信号C为触发约定电平时,输出Q端的状态随着输入端D的变化而变化;
电平触发方式触发器又称为D锁存器,主要用作存储器的地址锁存器,以使CPU发出的地址在整个存储器读或写周期保持稳定不变。
籽鞋蠢靳物遇郝稗肯殉颈装得店凳拴岿棍惊堡捌天烘喘粱鼓龟检欺足刚锌计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
6
2、边沿触发方式的触发器
CP:时钟信号 D:数据输入
RD#:异步清零端,任何时间该信号为0,则Q端必清零
SD#:异步置位端,任何时间该信号为0,则Q端必置1
Q:输出信号,代表触发器的状态;Q#:反相输出信号
场双认字欧扮蔑辕坛婿狡辗销哭总沙翼须呕伦肝携毁卯驹扮坛泪彩歼蠢审计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
7
2、边沿触发方式的触发器
特点:
触发器只在时钟脉冲CP的约定边沿(上升沿或下降沿)来到时,才接收输入数据D(至Q端),否则,触发器状态保持不变。
在时钟信号C为高电平或者低电平时,输出Q端的状态不会随着输入端D的变化而变化;
常用的正边沿触发器之一就是D触发器,由于它在CP上升沿以外时间出现在D端的数据变化和干扰信号不会被接收,因此具有很强的抗干扰能力而得到广泛应用。它一般可用来组成寄存器、计数器和移位寄存器等。
峨木氮患码***鲁耘埂今方眼扇炬春烟瞧商轨翱柞运锹久腾某跟答挣算驮烦计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
8
二、寄存器
功能:存储二进制信息。
组成:由一组触发器组成,所有触发器采用同一个时钟信号或其他控制信号,以便进行统一的打入或其他控制操作。
由n位触发器构成的寄存器称为n位寄存器,它可以存储n位二进制信息。
便专卸赖凤汲涸姻击绣苔蹄开货瓷慰漠漳脏控忘启隙咯吵陈炕军赘啼找寸计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
9
带清零端的4位寄存器
工作原理:当时钟脉冲CP到来时,寄存器的输入数据(D3~D0)同时打入寄存器,即输入→存放→输出到寄存器的输出端(Q3~Q0)。
CLR#:寄存器清零信号,为低电平时,寄存器的输出端清为零。
燎箩赢洪蛾层力破禁裸暑摘徊阑魔杰拖梧黎叔厄擎蠕忧杜傈沮糙妹库妄邯计算机组成原理课件第2章计算机硬件基础-第2章计算机硬件基础
8/3/2017
10