专用集成电路并行结构研究及其在视频解码芯片设计中的实践.pdf

浙江大学
硕士学位论文
专用集成电路并行结构研究及其在视频解码芯片设计中的实践
姓名:郑国卿
申请学位级别:硕士
专业:通信与信息系统
指导教师:虞露
20050201
浙江大学硕士学位论文摘要
摘要
目前,随着多媒体和宽带网络技术的发展,对多媒体数据压缩效率和应用
的实时性要求越高。高清晰度电视的不断推广,使得实时处理高清海量级数据
的要求成为必须。高速视频解码器是高清晰度电视接收机芯片的一个关键部分。
高速视频解码器要实现对海量级数据作实时的解码,其关键是如何提高视频解
码器的并行性。本文着重从并行处理技术为切入点对高速视频解码器并行结构
的设计方法进行了深入的研究。并以变字长解码器和去块滤波器这两种不同计
算类型模块的设计为例分析各种并行技术在细粒度开发中的应用。
任务的并行分为空间并行和时间并行。在高速视频解码器的并行结构研究
中,首先对各种并行处理技术进行了深入的调研,对它们的特点和性能进行了
比较,指出了各种并行处理技术在视频处理器的应用。硬件结构的并行性只有
和算法的并行性相匹配才能发挥最大效用,通过分析当前流行的以离散余弦变
换或者整数变换和运动估计为框架的混合编码算法为基础的视频压缩算法本身
蕴涵的并行性,以及对解码任务的分析,提出了高速视频解码的多层次并行框
架。从粗粒度到细粒度,从时间和空间两个方面对解码任务进行了并行划分。
在视频解码的各项任务中,变字长码解码属于串行运算,分支判断运算较
多。对于这类运算,可以采用查表策略,将各种操作数的组合所产生的结果先
计算出来,列成表格,存在存储器中。这样,串行的运算就可用简单的并行查
表操作来代替。在查表实现时,还可以利用并行查表,将大码表分割成几个小
的码表并行查表,进一步提高解码的并行度。并行查表的实现还需要数据能够
并行准备,这通过对变字长码进行了改造和桶形移位器的设计来实现。所有这
些措施使得每个时钟周期能够解码一个变字长码,达到实时解码要求。
去块滤波器除了具有较多的分支判断,还具有计算复杂性特点。分支判断
是由环内滤波器的自适应性带来的。环内去块滤波器的自适应性从高到低分别
体现在块边界级、条带级和样点级
多判断多分支不利于用通用处理器可编程方式来实现。在专用滤波器电路的设
计中可以从多个层次利用时间和空间并行设计策略进行优化。一维边缘滤波器
是环内去块滤波器的核心计算部件,通过适当的数据存储和调度使得水平滤波
和垂直滤波复用一个一维滤波器,降低了资源开销。
关键词并行结构高速视频解码器变字长解码器环内去块滤波器
浙江大学硕士学位论文














场




















口
浙江大学硕士学位论文第一章绪论
第一章绪论
第一节并行处理技术概述
并行性的概念
无论是数值计算、数据处理、信息处理还是人工智能问题求解,其中可能包含有能同
时进行运算或者操作的成分。我们把问题中具有可以同时进行运算或操作的特性,称之为
并行性。开发并行性的目的是为了能予以并行处理,以提高计算机求解问题
的速度。对于并行性的理解不能只局限于靠器件资源的简单重复实现的并行,应当有更广
义的理解。比如,当处理机内采用的重叠,流水工方式工作,操作系统中采用的多道程序
分时共行,都是广义上的并行。也就是说,只要在同一时刻或者是同一时间间隔内完成两
种或两种以上性质相同或不同的工作,他们在时间上互相重叠,都体现了并行性。所以,
并行性包括同时性和并发性,同时性指的是二个或多个时间在同一时刻发
生。并发性指的是二个或多个事件在同一时间间隔内发生。并行处理是指
对一种相对于串行处理的处理方式,它着重开发计算过程中存在的并发事件。
并行性可以划分为不同的等级,从不同的角度出发,等级的划分方法也不一样。典型
的从系统内部执行程序的角度划分,可分为四级,从低到高分别是
指令内部—一条指令内部各种操作之间的并行。
指令之间—多条指令在某一时刻或同一时间间隔内并行执行。
任务或进程之间—多个任务或者程序断之间的并行执行。
作业或者程序之间—多个作业或多道程序之间的并行执行。
作业或程序的并行的关键在于并行算法,即怎么将有限的硬件、软件资源有效地同时
分配给正在用于求解一个大题目地多个程序。任务或进程的并行主要讨论如何进行任务分
解。指令之间的并行主要解决和处理好指令之间存在地相互关联。指令内部的并行主要取
决于硬件和组成