串行通信接口DSP设计-毕业论文.doc.doc

南京林业大学
本科毕业设计(论文)
题目:C54XDSP串行通信设计
学院:信息科学技术学院
专业:电子信息工程
学号: 0582324
学生姓名: 张京伟
指导教师: 赵明忠
职称: 副教授
二OO九年五月十五日
第1章 TMS320C54xDSP片内外设
DSP片内外设概述
TMS320C54x DSP的片内外设是集成在芯片内部的外部设备。CPU核对片内外设的访问是通过对相应的控制寄存器的访问来完成的。外部设备集成在芯片内部主要有以下优点:
(1)片内外设访问速度快。因为片外外设必须通过与程序、数据总线共用的外部总线来访问,访问速度慢,而片内外设的访问或操作速度大大快于存在于外部I/O空间中的片外外设。
(2)可以简化电路板的设计。如将AD转换、DA转换、定时器集成在片内。
(3)提供一些必须的特殊功能。这些特殊功能必须以片内外设的方式来实现,如JTAG口、等待状态发生器等。
TI公司将相关的片内外设分为两大类:片内外设和增强型片内外设。其中片内外设主要包括串行接口、定时器、通用I/O引脚和标准主机接口(HPI8)。增强型外设主要包括多通道缓冲串口(McBSP)、主机接口(8位增强HPI-8、16位增强HPI-16)、DMA控制器。
所有的C54x DSP的CPU结构及功能完全相同,但是片内的外设配置多少不同。任何一款C54x DSP拥有的片内外设都只是以上列举的片内外设的一部分。
片内外设的操作是通过相关的控制寄存器来实现的,寄存器被映射到数据存储空间的第0页(地址20h~5Fh)。。
C5402 外设存储器映象寄存器
地址(16进制)
名称
描述
20
DRR20
McBSP0数据接收寄存器2
21
DRR10
McBSP0数据接收寄存器1
22
DXR20
McBSP0数据发送寄存器2
23
DXR10
McBSP0数据发送寄存器1
24
TIM
定时器0寄存器
25
PRD
定时器0周期计数器
26
TCR
定时器0控制寄存器
27
―
保留
28
SWWSR
软件等待状态寄存器
29
BSCR
块切换控制寄存器
2A
―
保留
2B
SWCR
软件等待状态控制寄存器
2C
HPIC
HPI控制寄存器
2D~2F
―
保留
30
TIM1
定时器1寄存器
31
PRD1
定时器1周期计数器
32
TCR1
定时器1控制寄存器
33~37
―
保留
38
SPSA0
McBSP0 串口子块地址寄存器
39
SPSD0
McBSP0 串口子块数据寄存器
3A~3B
―
保留
3C
GPIOCR
通用I/O引脚控制寄存器
3D
GPIOSR
通用I/O引脚状态寄存器
3E~3F
―
保留
40
DRR21
McBSP1数据接收寄存器2
41
DRR11
McBSP1数据接收寄存器1
42
DXR21
McBSP1数据发送寄存器2
43
DXR11
McBSP1数据发送寄存器1
44~47
―
保留
48
SPSA1
McBSP1串口子地址寄存器
49
SPSD1
McBSP1串口子数据寄存器
4A~53
―
保留
54
DMPREC
DMA通道容许与优先控制寄存器
55
DMSA
DMA子块地址寄存器
56
DMSDI
带子块地址递增的DMA数据寄存器
57
DMSDN
DMA子地址寄存器
58
CLKMD
时钟模式寄存器
59~5F
―
保留
可编程定时器
C5402有两个片内定时器,主要用来产生周期性的中断。它们的动态范围由16位计数器和4位预定标计数器来确定。计数频率来自于CPU的时钟频率。每个定时器都具有软件可编程的3个控制寄存器。
定时器的结构及特点
C5402内部有定时器0和定时器1两个定时器。这两个定时器的结构都是一样的,每个定时器有3个控制寄存器,它们是:
TIM 定时器寄存器,是减1计数器,可加载周期寄存器PRD的值,并随计数减少;
PRD 定时器周期寄存器,PRD中存放定时器的周期计数值,提供TIM重载用;
TCR 定时器控制寄存器,TCR包含定时器的控制和状态位,控制定时器的工作过程
这3个寄存器都是存储器映象寄存器,。
,它由两个基本的功能块组成,即主定时器模块(由PRD和TIM组成)和预定标器模块(由TCR的TDDR和PSC位组成)。

定时器是一个片内向下