网络处理器微引擎总线仲裁器设计与验证研究.pdf

西安电子科技大学
硕士学位论文
网络处理器微引擎总线仲裁器设计与验证研究
姓名:杨捷
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:郝跃
20090101
摘要包处理,高性能的网络核心网络处理器出现了。微引擎核是网络处理器的通信核定性的影响,研究设计网络处理器微引擎仲裁器的仲裁机制具有重要的研究意义本文从理论上分析了网络处理器结构、分类、技术原理和应用。研究了微引仲裁器的有限状态机,提出了仲裁器仲裁算法中关键的轮优机制,进而解决了同构微引擎总线争用的问题。完成了状态机兜拇氡嘈春吐呒酆稀验证的主要任务是保证设计与功能描述相符合,本文完成了总线仲裁器验证的仲裁特点提出了对仲裁器的验证策略,并使用工具对所设计的总线关键词:总线仲裁器设计验证微引擎网络处理器在网络系统中,数据的处理是一项非常重要的任务,为达到高速协议处理和心部件之一,是影响网络处理器性能的关键因素。网络处理器中微引擎采用同构多核的结构,多个同构微引擎间的仲裁器对于微引擎处理网络数据包的效率有决和应用价值。擎的工作原理和功能特点,阐释了微引擎内部传输寄存器、通用寄存器、五级流水线等核心模块功能特点和关键技术。网络处理器中鐾沟奈⒁嬗胪獠拷涌诘缏吠ㄐ攀闭加霉蚕砻总线,本文提出了微引擎间总线仲裁器的协议规范和模块框架结构,设计了总线平台的搭建,针对仲裁器对接口电路固定优先级、同一接口级别微引擎轮流优先仲裁器状态机进行了功能验证,结果证实了设计的正确性。
,甅。猠產甀,.,瑃:、析瑀.,
醐郅。厂汐日期粤盟期——么卯颉3本学位论文属于保密,在一年解密后适刚本授权书。西安电子科技大学学位论文独创性虼葱滦声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文,特别加以标注和致谢蘖械哪谌菀酝猓畚膖不包含其他人已经发表或撰写过的研究成果:也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使川过的材料。与我‘同鞯耐径员狙芯克龅那:喂毕拙言诼畚做了明确的说明并褒示了谢意。申请学位论本人签名:不实之处,本人承担一切的法律责仟。关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使宦畚牡墓娑ǎ矗貉芯可在校攻读学位期间论文丁作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采川影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题冉攥写的文章一律署名单位为西安电子科技大学。C艿穆畚脑诮饷芎笞袷卮斯娑导帅签
第一章网络处理器概论网络处理器背景第二代系统既有先进性,也有局限性。第二代体系结构的缺陷在于使用一个通用处理器完成某些包处理任务。如果系统具有很高的聚合包速率,涂赡会称为系统瓶颈。为了进一步减轻母旱#谌缦低呈褂们度胧酱器来处理高层协议,使用解决更高的聚合包速率。但嵌入式处理器不能处理来自最高速度的网络数据包速率,硬件需要高昂的成本,且不易实现。以下简称枪钩烧獯缦低车幕是面向网络应用领域的应用特定指令处理器,是一种可编程器件?梢越庸很多原来主瓿傻目刂坪凸芾砉δ堋V饕S糜谕ㄐ帕煊虻母髦秩挝瘢热绨能力,是对分组处理流程的优化,以满足线速处理的要求【俊8萆杓扑枷牒湍,,等;专用于分组管理的,琁,琗等;使用与安全管理的,网络设备的核心处理部件随着应用需求的变化大致经历了鼋锥蔚姆⒄构在网络系统中,数据的处理是一项非常重要的任务,为了达到高速协议处理和包速率,出现了使用专用协处理器硬件的第二代网络系统【浚低呈褂梅掷啻替多路分解来处理大多数的数据包,高速的内部互连机制为在接口之间传输数据提供快速数据通路,包可以从一个接口直接移动到另一个接口。将协议处理任务移交给网卡减轻了母旱!这就促使了下一代网络系统的诞生。网络处理器处理、协议分析、路由查找、声音和数据的汇聚、防火墙等它具有软件可编程的的,目前有如下几类网络处理器:适用于网络边缘的处理器,如,等;用于流管理的,狪等程:珹绱砥鱊。表是网络处理器与谋冉稀具有一般化的体系结构和指令集,以求支持复杂的运算并容易添表与奶氐与加新的功能。但处理速度一般相对较慢,可扩展性差,很难满足网络高速发展的需要。专为进行网络分组处理而开发,具有优秀的体系结构和指令集,因此它有比玫拇硇阅埽芄宦阃绺咚俜⒄沟男枨蟆作为硬件集成电路,具有高速的处理能力。但编程能力有限,灵
网络处理器体系结构新一代的集成了许多小的、高速处理器来完成分组处理任务,通过优对交换机智能与线速处理的要求导致了的产生,可编程的给系统提路接口、交换接口、存储器接口以及其他外部处理单元接口等。组成优化的数据通路结构,从而提供很强的硬件并行处理能力。用于存放硬