准谐振资料开关电源.doc

Quasi-Resonant(准谐振)Converter Topology:简介:Advantage:1)可以降低MOSFET开关损耗,从而提高可靠性2)可以改善EMI特性,在增加功率传输效率的同时减少EMI干扰,减少滤波器使用数量,降低成本备注:谐振电路的定义—在具有R、L、 C的交流电路中,电路两端的电压和电流位相一般是不同的,如果通过变更L、C的参数或电源频率使其达到电压与电流的位相相同,此时电路呈现纯电阻性,这种状态就叫做谐振。在这种情况下,电路的电阻值达到极值(最大或者最小)。谐振分为串联谐振和并联谐振。3)当工作在discontinuousconductionmode时,转换器会侦测到drain(漏极) conduction mode时,转换器会工作在固定工作频率。工作机理:1)当MOSFET在导通时(Ton),输入电压Vin加在初级线圈上Lm,此时MOSFET电流Ids从0线性增加至最大值Ipk,在这段时间内,能量储存在初级电感,为(Lm*Ipk*Ipk)/)当MOSFET关闭时,储存在线圈中的能量导致次级输出端的整流二极管开启。在二级管开启的时间内(Td),输出电压Vo施加在次级线圈上,此时整流二极管的电流从最大值Ipk*Np/Ns线性减少,而此时输入电压Vin和次级线圈反馈到初级线圈的点烟V0*Np/Ns叠加到FET上。3)当二极管电流降至0时,FET的Vds电压通过初级线圈Lm以及FET的输出电容Coss以振幅V0*Np/Ns开始共振。当Vds达到最小值时,准谐振开关开启MOSFET。这样就可以减少由于漏极与源极之间的电容导致的开关损益。)当输出负载减少或者输入电压增大的时候,MOSFET的Ton会减少并且开关频率增加。这就会导致严重的开关损失以及间歇性开关和噪音问题。相关图形请参看以下:滤波电容其中Coss既是缓冲电容又是谐振电容,它包括开关管输出电容及变压器绕组分布电容Vds尖峰脉冲是由Lk Coss产生的高频脉冲,Lk一般为Lm的10%FSQSeries控制方式为克服在低负载情况下频率增加的问题,FSQ芯片采用一种新的控制技术。一旦FET开启,那么下次开启被限制在空白时间Tb之外。在空白之间之后控制器会在检测时间Tw内当电压波形为波谷时打开MOSFET,如果在此时间内无法检测到波谷,那会在Tw结束时强制打开FET。M模式下以相同的频率工作。而在DCM模式下,控制器会在Tw时间内的波谷时打开FET,对应的,开关频率被限制为55Khz~67Khz。备注:CaseA:为在Tw内无法检测到波谷所以强制打开FET。CaseB/C:为在Tw内检测到波谷时打开FETFSQ回路系统设计的方式:1)定义系统参数输入电压范围(Vmin 、Vmax),频率,最大输出功率Po,效率Eff效率的默认设定:低电压输出:~ 高电压输出:~:=Po/Eff对于多输出电路,每一个输出占有因子定义为:KL(n)=Po(n)/Po对于单一输出电路,KL(1)=12)设定DCLink(直流传输)电容以及计算DCLINK电压范围在离线式开关电源中(开关电源在转换过程中,使用高频变压器隔离之 称为离线式开关电源,常用的AD/DC变换器就是离线式变换器),通过DClink电容整流ACMAINS(交流供电干线)获得大略的DC电压(Vdc),然后再转换成纯正的DC输出电压。其中DClink电容Cdc默认电容值为:对宽电压输入电路(85~265v),输入功率每watt对应2~3uf/watt;对于窄电压电路(195~265v),每watt对应1uf/watt。而Vdc定义为:其中Dch定义为Cdc充电循环比率,。如图所示最大DLLINK电压为:3)计算输出反馈电压在准谐振反激式变换器中,当FET关闭的时候,DC LINK电压(VDC)以及输出电压反馈到初级线圈的电压VRO施加在FET上:MOSFET电容性开关损耗可以通过增加Vro来减少,但是这会增加FET的压降,因此Vro需要在电压margin与效率之间协调决定。5)设定变压器初级线圈感值如果考虑到EMI,那DCM下工作是比较可行的,因为FET在漏电压最小时被打开,当工作在DCM ,次级端二极管被关闭。因为选择DCM,M小,所以变压器尺寸会比较小。但是DCM因为会引起比较高的RMS电流,这会增加导通损耗并引起大电流施加在输出电容上。因此,考虑到效率以及点此元件尺寸,M,。A:  CCM情况下设计:首先计算Vro最大占空比率:然后根据以下定义:其中,fs是自激