30～88MHz跳频频率源的设计.pdf

上海交通大学
硕士学位论文
30~88MHz跳频频率源的设计
姓名:潘玉稳
申请学位级别:硕士
专业:电磁场与微波技术
指导教师:沈海根
20060101
上海交通大学硕士学位论文
跳频频率源的设计
摘要
本文对某射频跳频频率源的设计做了系统的阐述提出了几个
主要模块的设计方案主要对其中的定频 300MHz 本振模块和 344
402MHz 跳频模块的设计做了详细的分析本文采用了目前频综设
计中比较靠前的 DDS+PLL 合成法实现了小步进高跳速宽频
带的射频源并采用 Analog Devices Inc 公司的锁相环芯片 ADF4112
和 Peregrine Semiconductor 公司的锁相环芯片 PE3236 成功的设计出
了点频和跳频本振模块在设计过程中利用 AD 公司的 ADIsimPLL
软件以及 DDS+PLL 的设计方法极大的提高了设计速度降低了
设计成本缩小了模块的体积达到了所需的各项技术指标
关键词锁相环直接数字合成射频频综相位噪声跳频
V
上海交通大学硕士学位论文



In this dissertation, the design of a frequency hopping synthesizer is
described and design schemes of its some mainly modules are presented in
detail. It mainly focuses on the analysis of the design of the modules of
300MHz frequency synthesizer and 344MHz 402MHz frequency
hopping synthesizer. The popular frequency synthesizer design method
DDS+PLL is presented in the dissertation, which can be applied to
design frequency synthesizers with high resolution quick hopping speed
and broad band. The PLL IC of ADF4112 and PE3236 are used to design
these two mainly Lo modules. Designing with the EDA soft of
ADIsimPLL and popular method of DDS+PLL helps to greatly reduce the
developing circles and costs.
KEY WORDS: pll, DDS, RF, frequency synthesizer, phase noise,
frequency hopping
VI
上海交通大学硕士学位论文
上海交通大学
学位论文原创性声明
本人郑重声明所呈交的学位论文是本人在导师的指导下
独立进行研究工作所取得的成果除文中已经注明引用的内容外
本论文不包含任何其他个人或集体已经发表或撰写过的作品成果
对本文的研究做出重要贡献的个人和集体均已在文中以明确方式
标明本人完全意识到本声明的法律结果由本人承担
学位论文作者签名潘玉稳
日期 2006 年 01 月 21 日
II
上海交通大学硕士学位论文
上海交通大学
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留使用学位论文的规定
同意学校保留并向国家有关部门或机构送交论文的复印件和电子
版允许论文被查阅和借阅本人授权上海交通大学可以将本学位
论文的全部或部分内容编入有关数据库进行检索可以采用影印
缩印或扫描等复制手段保存和汇编本学位论文
保密在年解密后适用本授权书
本学位论文属于
不保密
请在以上方框内打
学位论文作者签名潘玉稳指导教师签名沈海根
日期年月日日期年月
日
III
上海交通大学硕士学位论文
第一章绪论
频率合成技术的发展和近况
频率合成技术是现代通讯电子系统实现高性能指标的关键技术之一很多
电子设备的功能实现都直接依赖于所用频率合成器的性能因此人们常将频率
合成器喻为众多电子系统的心脏而频率合成理论也因此在二十世纪得到了
飞跃的发展
频率合成技术起源于二十世纪 30 年代至今已有六十多年的历史频率合
成器就是将一个高精度和高稳定度的标准参考源经