下载此文档

信道的编码方式可以获得2~6dB的编码增益,而编码获得的.doc


文档分类:通信/电子 | 页数:约33页 举报非法文档有奖
1/33
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/33 下载此文档
文档列表 文档介绍
信道的编码方式可以获得2~6dB的编码增益,而编码获得的可以保证在同样的通信质量的情况下,选用RS码作为无线光信道的编码方式可以获得2~6dB的编码增益,而编码获得的增益能够转化成激光发射功率的节省和通信距离的提高。一(RS编码算法n,k)码的典型编码算法很简单,可以按照下面的三个步骤来简单描述:RS(m假定GF()域上的待编码的信息矢量为,相应的信息m,(,,..,)mmm2011k,多项式为:k,121ki,mxx(),,,,,,,mmmxmxmx0121ki,i,0m首先确定GF()上的一个本原域元素α,构成生成多项式:2,,12tmmm000gxxxx()()()(),,,,aaa2tmx()其中,t为设计的纠错符号个数,为任意正整数。把除以g(x),xm0所得余式是一个2t-1次多项式r(x),计算式如下:2trxmxgx()()mod(()),x2t最后联合生成的校验多项式r(x)和信息多项式可以得到编码后的码ax()x多项式C(x):2122112tttkt,,,,Cxx(),,,,,,,xmxmxmxrrr0121t,011k,2t,,mxrx()()x编码器结构示意图二(RS译码算法设编码后的码字多项式为C(x),编码在信道中由于传输噪声引起的错误多项式为E(x),接收端的接收多项式为R(x),则有R(x)=C(x)+E(x)。其中:nn,,12Rxx(),,,,,,xxrrrrnn,,1210nn,,12Cxx(),,,,,,n,,1210nn,,12Exx(),,,,,exexeenn,,1210RS译码的基本思想是:从接收多项式R(x)中找出错误的位置和错误值,即求得错误多项式E(x),从R(x)中减去E(x)就得到译码后的码字:C(x)=R(x)-E(x)。RS译码算法分为时域译码,变换域译码以及软译码。变换域译码和软译码若用硬件来实现过于复杂,耗费的硬件资源过大,适合用于软件实现。时域译码算法具有快速,资源耗费少,控制电路小等优点。下面详细介绍用到的时域译码算法。对于时域译码采用流水线的方式处理,共分成三级流水:伴随式计算为第一级,求解关键方程为第二级,钱氏搜索、Forney算法和纠错为第三级。时域译码的流水线结构图如图1所示。图1时域译码流水线结构1伴随式计算TT定义伴随式==,其中H为校验矩阵。伴RHEHT随式S反映信道对码字造成怎样的干扰。在接收端,利用和接收码R就可以H算出S。n,1ji,伴随式,其中:,,Sariji,0j=1,2,…,2t,,采用Horner准则,利用嵌套的乘累加运算,则nn,,12iii,,,,,()()Sarrrrnn,,1210jaaiiii((())),,,,,,aaaarrrrrnnn,,,12310如果伴随式不为0,就认为数据在传输过程中受到破坏,有错误产生,需要纠错。反之,认为数据没有损坏,不需要纠错。2求解关键方程关键方程为:关键方程的求解算法主要有两种,分别为Euclidean算法和Berlekamp-Massey(BM)算法,提出了一种改进的BM算法,即RiBM算法。这种算法具有规则的结构,更低的门复杂度以及更简单的控制结构。修正过的无逆BM算法(RiBM)可以采用规整的脉动阵列实现,需要控制信号^()r少,硬件实现更方便。在算法的描述中对差值的更新是和其余变量的更新,0并行的,那么在硬件设计时就不会在一个时钟周期内先更新差值再计算其余变量的新值,因此单个时钟周期内的运算量减少了,工作频率得到提高,这也是采用RiBM算法硬件实现比其他方法译码更快的原因。3钱(Chien)氏搜索及Forney算法,j,()x,,()001,,,jn,()x当和被算出后,译码器通过计算,来找出a发生错,ij,,()0误的位置。这个过程称为钱搜索。若有,那么就是其中的一个错aa误位置或者说有错,当它离开译码器之前需要被纠正。rXji通过上式计算错误的幅度值,式中Λ(x)为错误位置多项式,Ω(x)为错误值多,1,项式,为多项式Λ奇数次项的和,依次取有限域的本原域元素α()XiXiodd的整数次幂。利用Λ(x)和Ω(x)求解错误位置和错误值,两个多项式的系数由关键方程求解模块得出。4纠错(Correction)求得的错误位置和错误值可得到错误多项式E(x),从而译码输出表示为:C(x)=R(x)-E(x)三(RS编码器的硬件实现用FPGA实现RS编码时,采用了除法的结构。RS码参数为[255,239],16个校验位,最多可以纠正8个错误。FPGA采用Verilog语言进行。各个模块均用Verilog语言实现,其编码步骤如下:0125508,,,1,,第一步:进行GF()域上的运算,求出域元素:。aaaa2构造出伽罗域。这些值在1-255范围内,域元素满足本原多项式:,这样有:,

信道的编码方式可以获得2~6dB的编码增益,而编码获得的 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数33
  • 收藏数0 收藏
  • 顶次数0
  • 上传人文库旗舰店
  • 文件大小780 KB
  • 时间2019-12-30