基于FPGA的DDS信号发生器设计【开题报告】.doc

毕业设计开题报告电子信息科学与技术基于FPGA的DDS信号发生器设计选题的背景与意义1971年,"ADigitalFrequencySynthesizer"一文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新合成原理。限于当时的技术和器件生产,它的性能指标无法与已有的技术相比,故未受到重视。之后的一年间,微电子技术有了飞速的发展,直接数字频率合成器(即DDS)也得到了迅速的发展。一些传统的信号波形产生方法,如RC和LC振荡器或单片模拟集成函数发生器,尽管它们的电路实现比较简单,但产生的信号波形频率精度和稳定度并不是很理想,而使用锁相环技术,频率精度有了很大的提高,但工艺相对比较复杂,分辨率也不高,频率变换和实现计算机程序控制也不方便。而这种DDS技术将先进的数字信号处理理论与方法引入信号合成领域,实现了合成信号的频率转换和频率准确度之间的统一。它具有相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、输出波形灵活、可编程、全数字化、控制灵活、体积小、易于集成、功耗低等优越的性能特点,击败其他频率合成技术脱颖而出,成为了现代频率合成技术的佼佼者。现如今性能优良的DDS产品不断推出,它们集可编程DDS系统、高性能DAC及高速比较器等于一身,能实现多种功能,被广泛应用于跳频通信、雷达、导航、电子侦察、干扰和反干扰等电子技术领域,具有极高的研究价值。二、研究的基本内容与拟解决的主要问题:研究的基本内容:DDS信号发生器由参考时钟、相位累加器(累加器、相位寄存器)、波形存储器(波形查找表)、D/A转换器和模拟低通滤波器组成。参考时钟参考时钟是电路的工作时钟由开发板上的晶振(约50MHz)提供。相位累加器DDS系统的核心部分为相位累加器,其主要负责DDS实现原理中的相位累加功能的完成。如果累加器的位数大,这样才能使DDS的优越性充分发挥出来,通常DDS的输出频率可由频率控制字K控制,其设定可根据需要进行。波形查找表查找表是该电路的核心,查找表主要负责相位序列(相位码)向幅度序列(幅度码)的转换。在本次设计中,查找表可以通过用ROM来构造。如果ROM的地址为相位码,就只要将相应的幅度码存储在该地址中以作为数据,ROM就可以通过相位码进行寻址。D/A转换器与模拟低通滤波器将幅度码转变成模拟信号是D/A转换器和模拟低通滤波器最主要作用。由于D/A转换器输出是一种阶梯波,需通过模拟低通滤波器的作用,才能将其低频成分取出。拟解决的主要问题:用QuartusII软件编程实现相位累加器、波形查找表的功能,并连接好模拟电路进行仿真验证。实验中若资源不够时,利用单片机8051F330实现辅助功能。实验中提供的D/A转换器转码速率可能跟不上实验要求,将寻找一块转码速率更好的来实现。三、研究的方法与技术路线:明确课题原理、目标和要求,查阅并学****研究中外有关基于FPGA的DDS信号发生器设计实现的文献。根据有关文献及个人的思考用QuartusII软件编程实现相位累加器、波形查找表的功能,并连接好模拟电路进行仿真验证,最后以AlteraFPGA器件FLEX10K10LC84为系统核心,利用现成的器件手工焊接实现输出、显示、键盘等功能。为增强课题实验研究成果的说服力,分析研究问题的深度和力度,对实验的数据进行科学的统计和分析。在课题实现