数字频率合成器的设计.doc

第4章数字频率合成器的设计随着通信、雷达、宇航和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度, 经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用频率合成技术。频率合成是通信、测量系统中常用的一种技术, 它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。频率合成的方法很多,可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS) 。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算, 得到各种所需频率。该方法频率转换时间快( 小于 100ns) 。锁相式频率合成器是利用锁相环( PLL )的窄带跟踪特性来得到不同的频率。该方法结构简化、便于集成,且频谱纯度高,目前使用比较广泛。直接数字频率合成器( Direct Digital Frequency Synthesis 简称: DDS )是一种全数字化的频率合成器,由相位累加器、波形 ROM , D/A 转换器和低通滤波器构成, DDS 技术是一种新的频率合成方法,它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。但合成信号频率较低、频谱不纯、输出杂散等。这里将重点研究锁相式频率合成器。 数字频率合成器的设计任务利用锁相环和中小规模集成电路设计并制作一个数字频率合成器,设计要求如下: 1、设计指标: (1 )要求频率合成器输出的频率范围 kHz kHz f o99 ~1?; (2 )频率间隔为 kHz f1??; (3 )基准频率采用晶体振荡频率,要求用数字电路设计,频率稳定度应优于 410 ?; (4 )数字显示输出频率; (5 )频率调节采用计数方式,电路设计中要求有消抖动设计。 2、设计要求: (1 )要求设计出数字锁相式频率合成器的电路。(2 )数字锁相式频率合成器的各部分参数计算和器件选择。(3 )数字锁相式频率合成器的仿真与调试。 3、制作要求: 自行装配和调试,并能发现问题解决问题。测试主要参数:包括晶体振荡器输出频率; 1/M 分频器输出频率; 1/N 可编程分频器的测试;锁相环的捕捉带和同步带测试。 4 、设计报告的撰写写出设计与制作的全过程, 具体要求详见 电子产品设计报告的撰写。 数字频率合成器的组成及工作原理频率合成器是现代通信设备的重要组成部分, 频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算,产生同样稳定度和准确度的任意频率。锁相式频率合成器,其优点是可以实现任意频率和带宽的频率合成, 具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。 数字频率合成器的组成数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。 1 、直接式频率合成器典型的直接式频率合成器组成框图如图 4-1 所示。它由参考振荡器、参考分频器、鉴相器( PD )、环路滤波器( LF )、压控振荡器( VCO )和可编程分频器等部分组成。图4-1 直接式频率合成器组成框图它仅在锁相环的反馈支路中插入一个可编程控制的分频器( N )。信号源产生一个标准的参考信号源, 输出频率为 if , 经过 R 次分频后, 得到频率为 Rf 的参考脉冲信号。且 R ff iR?,Rf 加至鉴相器。另一方面, 压控振荡器产生频率为 of 的信号, 并经过可变分频器的 N 次分频后获得反馈信号, 频率为 Nf 。鉴相器( PD) 输出相位误差信号, 经过环路滤波器( LF)后, 送到压控振荡器( VCO ), 调整其输出频率 of 。在环路锁定时, 鉴相器两输入的频率相同,同时压控振荡器输出经 N 次分频后得到频率为 Nf 的脉冲信号,它们通过鉴相器进行比相。当环路处于锁定状态时, N fff oNR??,则: RNo Nf Nff??。显然, 只要改变分频比 N, 即可达到改变输出频率 of 的目的, 从而实现了由 Rf 合成 of 的任务。在该电路中, 输出频率点间隔 Rff??。这样, 环中带有可变分频器的 PLL 就提供了一种从单个参考频率获得大量频率的方法。环中的 N 分频器用可编程分频器来实现, 这就可以按增量 Rf 来改变输出频率。这是组成锁相频率合成的一种最简便的方法。 2、吞脉冲式频率合成器吞脉冲式频率合成器也称变模分频频率合成器。在直接式频率合成器中, VCO 的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率, 这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率, 但这是以降低频率分辨力为代价的。若以减小参