数字逻辑设计试题中文 答案.doc

2003数字逻辑考题一填空题(每空1分,共15分)1[19]10=[11010]Gray(假设字长为5bit)2若X=+1010,则[X]原=(),[-X]补=(),(假设字长为8bit)3[]10=[]16=[.1]8421BCD465进制的同步计数器至少有(7)个计数输出端。5用移位寄存器产生序列,至少需要(3)个触发器。6要使JK触发器按工作,则JK触发器的激励方程应写为(1,1);如果用D触发器实现这一转换关系,则D触发器的激励方程应写为(Q’)。在最简状态分配中,若状态数为n,则所需的最小状态变量数应为([log2n])。有n个逻辑变量A,B,C….W,若这n个变量中含1的个数为奇数个,则这n个变量相异或的结果应为(1)。一个256x4bit的ROM最多能实现(4)个(8)输入的组合逻辑函数。一个EPROM有18条地址输入线,其内部存储单元有(218)个。,其实现的逻辑函数为F=(ANANDB(AB)')(正逻辑)。FABT2T1T4T3+ED二判断题(每问2分,共10分)1(T)计数模为2n的扭环计数器所需的触发器为n个。2(F)若逻辑方程AB=AC成立,则B=C成立。3(F)一个逻辑函数的全部最小项之积恒等于1。4(T)CMOS与非门的未用输入端应连在高电平上。5(F)Mealy型时序电路的输出只与当前的外部输入有关。(16分)化简下列函数(共6分,每题3分)1)2)解:(a)(b)分析下图所示的同步时序电路(10分)写出触发器的输入激励表达式,输出表达式和状态转换表(或状态转换图);说明该电路实现什么功能?0000100011000101100110011001101010001**********解:(a) (b) X=0时,电路为四进制加法计数器; X=1时,电路为四进制减法计数器。四分析下图所示的组合逻辑电路(12分)画出输出F对输入Z的定时关系图(假定输入X和Y都保持高电平,且每个门电路都有一个单位时间的延迟);判定该电路是否存在有静态冒险问题,如果存在静态冒险,请消除它。ZF解:(a)上图红线(b)存在冒险XZYF五设计并实现一位全减器(12分)电路实现D=A-B-C的功能,其中C是来自低位的借位信号,D是本位求得的差信号;电路还要产生向高位借位信号P。采用门电路实现该减法器电路(写出逻辑函数表达式,不做图);采用74x138译码器和少量的逻辑门实现该减法器电路(画出电路图)。解:CBADP0000000110010110110010011101001100111111六分析下面的电路,完成下面的问题(15分)根据电路,完成给定的时序图;画出其状态转换图或