DDR2布线约束参考.doc

布线约束参考           路径分成三段           ?路径1(#1):控制器到第一条DIMM的路径,包括DQ/DQS信号、地址信号和控制信号。           ?路径2(#2):第一条DIMM到第二条DIMM之间的路径,包括DQ/DQS信号、地址信号和和控制信号。           ?路径3(#3):第二条DIMM到VTT上拉电阻的路径,只有地址信号和控制信号。数据信号有ODT。           约束以下关键长度           ?#1典型长度在1900mil至4500mil之间。           ?#2典型长度约为425mil左右。           ?#3典型长度在200mil至550mil之间。#3丌需要时序约束。           ?同一个数据信号组(包括DQ及对应DQS)需要精确的匹配长度,长度差异要求在+/-50mil。其中分配给#1           度差异要求在+/-30mil,分配给#2的长度差异要求在+/-20mil。           ?所有数据信号组的组间长度差异要求在+/-500mil。           ?地址信号间的长度差异要求在+/-200mil。DDR,DDR2的时序要求一般比较高,所以对于时钟、地址控制线、数据、DQS等的等长要求较高。以下简单说一下DDR,DDR2的等长布线要求-?'_#Y3y1`DDR时钟(查分):一般要求差分阻抗100欧。线宽、间距需要根据叠层结构计算出来,与其他走线的间距要满足3w规则;必需精确匹配差分对走线误差,允许在+30mil以内。KDDR地址、片选及其他控制线:单端阻抗50欧。应走成菊花链状拓扑,可比ddrclk线长1000-2500mil,绝对不能短。DDR数据线,ddrdqs,ddrdm线:单端阻抗50欧。最好在同一层布线。数据线与时钟线的线长差控制在50mil内。其中要特别注意DQS的走线,要满足3W规则。(P7Y;N0E;H-r+G其中PCB走线阻抗都要根据实际的叠层结构计算。2010年03月10日星期三22:57DDRSDRAM:严格的说DDR应该叫DDRSDRAM,人们****惯称为DDR,部分初学者也常看到DDRSDRAM,就认为是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的缩写,是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成本。SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟的上升期和下降期各传输一次数据,因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。与SDRAM相比:DDR运用了更先进的同步电路,使指定地址、数据的输送和输出主要步骤既独立执行,又保持与CPU完全同步;DDR使用了DLL(DelayLockedLoop,延时锁定回路提供一个数据滤波信号)技术,当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每16次输出一次,并重新同步来自不同存储器模块的数据。DDL本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在时钟脉冲的上升沿和下降沿读出数据,因而其速度是标准SDRA的两倍。从外形体积上DDR与SDRAM相比差别并不大,他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚,比SDRAM多出了16个针脚,主要包含了新的控制、时钟、电源和接地等信号。,。DDR2的详解RDRAM:RDRAM(RambusDRAM)是美国的RAMBUS公司开发的一种内存。与DDR和SDRAM不同,它采用了串行的数据传输模式。在推出时,因为其彻底改变了内存的传输模式,无法保证与原有的制造工艺相兼容,而且内存厂商要生产RDRAM还必须要加纳一定专利费用,再加上其本身制造成本,就导致了RDRAM从一问世就高昂的价格让普通用户无法接收。而同时期的DDR则能以较低的价格,不错的性能,逐渐成为主流,虽然RDRAM曾受到英特尔公司的大力支持,但始终没有成为主流。RDRAM的数据存储位宽是16位,远低于DDR和SDRAM的64位。但在频率方面则远远高于二者,可以达到400MHz乃至更高。同样也是在一个时钟周期内传输两次次数据,能够在时钟的上升期和下降期各传输一次数据,。普通的DRAM行缓冲器的信息在写回存储器后便不再保留,而RDRAM则具有继续保持这一信息