(vhdl实验报告)四选一数据选择器的设计ppt课件.ppt

、实验目的1、熟悉四选一数据选择器的工作原理。2、进一步掌握VHDL顺序语句和并行语句的使用。3、进一步熟悉QUARTUSⅡ软件的使用方法和VHDL输入的全过程。.三、实验原理在数字系统中常需要将多路数据有选择地分别传送到公共数据线上去,完成这一功能的逻辑电路称为数据选择器。数据选择器是一种通用性很强的中规模集成电路,它的用途很广。四选一数据选择器有六个输入端(其中四个为数据输入端,两个为控制信号输入端)和一个输出端。其真值表如下图所示:四选一多路选择器的VHDL描述非常灵活,可以采用多种语句来实现。本实验要求分别用VHDL顺序语句和并行语句来实现。.四、实验内容在本实验中,用六个拨动开关来表示四选一数据选择器四位数据及两位控制端的输入,用一个LED来表示四选一数据选择器的一个输出,通过拨动开关组成控制输入端sel1和sel0不同组合,观察LED与数据输入端D0,D1,D2,D3的关系,验证四选一数据选择器设计的正确性。使用逻辑门电路与、或、非的组合来表达4选1数据选择器,通过控制输入的信号来控制输出的信号值。实验箱上拨动开关档位在下方时表示其输出为低电平,反之输出市电平。其拨动开关与FPGA管脚的连接表以及LED灯与FPGA管脚连接表如下两图所示:.五、实验步骤1、建立工程文件 1)运行QUARTUSII软件。 2)选择软件中的菜单File>NewProjectWizard,新建一个工程。 3)点击NEXT进入工作目录,设定工程名和实体名。 4)点击NEXT,进入下一设定对话框,(本次实验选用CycloneII系列芯片EP2C35F672C8),在对话框的左上方的Family下拉菜单中选取CycloneII,在中间右边的Pincount下拉菜单中选取672,在Speedgrade下拉菜单中选取8,在左下方的Availabledevices框中选取EP2C35F672C8。点击NEXT完成器件的选取,进入EDATOOL设定界面。 5)按默认选项,点击NEXT出现新建工程以前所有的设定信息,再点击FINISH完成新建工程的建立。.五、实验步骤2、建立文本设计文件 1)建立另一工程(注意不要和原来的图形设计文件工程重名),在创建好设计工程后,选择File--New--DeviceDesignFiles--VHDLFile,点击OK按钮,打开进入文本编辑器对话框。 2)在文本编辑器中输入对应VHDL程序代码(本次实验则需输入四选一数据选择器的代码,注意实体名与所建工程名的实体名的一致性),本次实验我所用的VHDL顺序语句代码是CASE语句,其并行语句的代码用的是条件信号赋值语句,具体代码如下图所示: 3)对文本文件进行编译。选择processing--compilertool--start或直接点快捷栏上的三角形则会出现编译器窗口。需要说明的是在进行设计文件的综合和分析,也可以单独打开某个分析综合过程不必进行全编译界面。当完成上述窗口的设定后,点击START按钮进行设计文件的全编译。如果文件有错,在软件的下方则会提示错误的原因和位置,以便于使用者进行修改直到设计文件无错。整个编译完成,软件会提示编译成功。.五、实验步骤3、管脚分配 1)在前面选择好一个合适的目标器件(在这个实验中选择为EP2C35F672C8)完成设计的分析综合过程,得到工程的数据文件以后,需要对设计中的输入、输出引脚指定到具体的器件管脚号码,指定管脚号码称为管脚分配或管脚锁定。这里介绍两种方法进行管脚锁定。 2)点击Assignments菜单下面的AssignmentEditor,进入到引脚分配窗口。将弹出的窗口中的All改成pin,再点击List,在NodesFound窗口会出现所有信号的名称,点击中间的按钮则SelectedNodes窗口下方出现被选择的端口名称。双击OK按钮,完成设置。进入管脚分配窗口。 3)依照“硬件与FPGA的管脚连接表”分配对应的输入管脚名,依照“LED灯与FPGA管脚连接表”分配对应的输出管脚名。本次实验的分配关系是:(输入端D3、D2、D1、D0、sel1、sel0分别对应的FPGA管脚名为H8、J8、J9、A4、B5、A6,输出端y对应的FPGA管脚名为G13),如下图所示。 4)分配完管脚后,再次进行一次全编译,使分配的管脚有效。.五、实验步骤4、对设计文件进行仿真 1)选择File--New,在弹出的对话框中选择VectorWaveformFile,点击OK按钮,打开进入一个空的波形编辑器窗口。 2)设置仿真结束时间,波形编辑器默认的仿真结束时间为1µS,根据仿真需要,可以自由设置仿真的结束时间(本次设置的为1ms)。选择QUARTUSII软件的Edit--EndTime命