印制电路板的可靠性设.docx

印制电路板的可靠性设目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。 实践证明,即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性产生不利影响。例如,如果印制板两条细并行线靠得很近,则会形成信号波形的延迟,在传输线的终端形成反射噪声。因此,在设计印制电路板的时候,应注意米用正确的方法。一、地线设计在电子设备中,接地是控制十扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分十扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和仿真地等。在地线设计中应注意以下几点 :正确选择单点接地与多点接地低频电路中,信号的工作频率小于1MHz它的布线和器件间的电感影响较小,而接地电路形成的环流对十扰影响较大, 因而应采用一点接地。当信号工作频率大于10MHZ寸,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在1〜10MHzM,如果采用一点接地,其地线长度不应超过波长的1/20,否则应采用多点接地法。将数字电路与仿真电路分开电路板上既有高速逻辑电路,乂有线性电路,应使它们尽量分开,而两者的地线不要相混,分别与电源端地线相连。要尽量加大线性电路的接地面积。 ,接地电位则随电流的变化而变化,致使电子设备的定时信号电平不稳,抗噪声性能变坏。因此应将接地线尽量加粗,使它能通过三位于印制电路板的允许电流。如有可能,,将接地线做成死循环路可以明显的提高抗噪声能力。其原因在于:印制电路板上有很多集成电路组件,尤其遇有耗电多的组件时,因受接地线粗细的限制,会在地结上产生较大的电位差,引起抗噪声能力下降,若将接地结构成环路,则会缩小电位差值,提高电子设备的抗噪声能力。 二、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、 有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的十扰, 使电子设备在特定的电磁环境中能够正常工作,同时乂能减少电子设备本身对其它电子设备的电磁十扰。,因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因而短而精的导线对抑制十扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流, 印制导线要尽可能地短。对于分立组件电路, ,即可完全满足要求;对于集成电路,印制导线宽度可在 〜。,但导线之间的互感和分布电容增加,如果布局允许,最好采用井字形网状布线结构,具体做法是印制板的一面横向布线,另一面纵向布线,然后在交义孔处用金届化孔相连。 为了抑制印制板导线之间的申扰,在设计布线时应尽量避免长距离的平等走线, 尽可能拉开线与线之间的距离,信号线与地线及电源线尽可能不交义。在一些对十扰十分敏感的信号线之间设置一根接地的印制线,可以有效地抑制申扰。为了避免高频信号通过印制导线时产生的电磁辐射,在印制电路板布线时,还应注意以下几点:尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于 90度禁止环状走线等。时钟信号引线最容易产生电磁辐射十扰,走线时应与地线回路相靠近,驱动器应紧挨着连接器。总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线,驱动器应紧紧挨着连接器。数据总线的布线应每两根信号线之间夹一根信号地线。 最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有局频电流。在印制板布置高速、中速和低速逻辑电路时,应按照图 1的方式排列器件。抑制反射十扰为了抑制出现在印制线条终端的反射十扰,除了特殊需要之外,应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配, 即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。 根据经验,对一般速度较快的TTL电路,其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。三、去耦电容配置在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声, 是印制电路板的可靠性设计的一种常规做法,配置原则如下:电源输入端跨接一个10〜100uF的电解电容器,如果印制电路板的位置允许,采用100uF以上的电解电容器的抗十扰效果会更好。。如遇到印制电路板空间小而