课程设计模板曹卫锋.doc

郑州轻工业学院电子技术课程设计题目:简易数字频率计姓名:王俊杰专业班级:电气卓越12-01学号:8院(系):电气信息工程学院指导教师:曹卫锋完成时间:2014年2月21日郑州轻工业学院课程设计任务书题目简易数字频率计专业电气卓越12-1学号姓名主要内容、基本要求、主要参考资料等:。。。。技术要求要求测量频率范围1Hz-100KHz,量程分为4档,即×1、×10、×100、×1000。要求被测量信号可以是正弦波、三角波和方波。要求测试结果用数码管表示出来,显示方式为4位十进制。,电子系统设计,浙江大学出版社,,电子电路设计与实践,山东***,,电路与数字逻辑设计实践,东南大学出版社,,电子线路设计指导,北京航空航天大学出版社,,电子技术基础,高教出版社,2003完成期限:2014年2月21日指导教师签章:专业负责人签章:2014年2月16日简易数字频率计摘要数字电路中,数字频率计属于时序电路,它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中,都得到了广泛的应用。数字频率计的设计包括时基电路、整形电路、控制电路和计数显示电路四部分组成。信号输入整形电路中,经过整形,输出一方波,时基电路产生一标准时间信号控制阀门,调节时基电路中的电阻可产生需要的标准时间信号,在其控制下,方波通过阀门,计时器对其计数。当计数完毕,时基电路输出一个上升沿,使锁存器打开,计数器计数结果输入译码器,从而让显示器显示,达到测量频率的目的。该设计能够测量正弦波、三角波和方波的频率,并在LED上显示出来,显示方式为4位十进制。关键词:频率计时基电路分频计数显示目录1设计方案选择 12数字频率计的基本原理 23单元电路设计 84芯片功能介绍 115结论 136个人总结 13参考文献 15附录1简易数字频率计原理图 16附录2元器件参数列表 (FPGA)实现:用VHDL语言描述各个模块,通过综合器综合后配置到FPGA中。此方案性能很高,可以测量的频率也很高,升级容易但成本比较高,设计者可以对电路的内部结构大体了解,只要会用VHDL语言描述电路就可以设计出来,因此也失去了本次课程设计的意义。,经过运算后送到数码管进行动态显示测量结果。此方案精度高,应用器件少,性能稳定,成本很小。虽然此方案可满足频率测量范围,但不能提高系统测量频率。此外本次是课程设计,应用单片机没有意义。,并利用计数器测量1S内脉冲的个数,利用锁存器锁存,稳定显示在数码管上。因此本次设计采用此方案。,其表达式为f=N/T,其中f为被测信号的频率,N为技术其所累计的脉冲个数,T为产生N个脉冲所需的时间。技术其所记录的结果,就是被测信号的频率。如在1s内记录1000个脉冲,则被测信号的频率为1000HZ。计数法又称测频法,是将被测信号通过一个定时闸门加到计数器进行计数的方法,如果闸门打开的时间为T,计数器得到的计数值为N,则被测频率为f=N/T。改变时间T,则可改变测量频率范围。如图2-1所示。计数值N1T被测信号标准闸门图2--2简易计数器整体方框图如图2-2所示此频率计的主体电路由时基电路、整形电路、锁存器电路和计数显示电路组成。它的工作过程是由时基电路产生一标准时间信号控制阀门,调节时基电路中的电阻可产生需要的标准时间信号。信号输入整形电路中,经过整形,输出一方波,通过阀门后,计时器对其计数。当计数完毕,时基电路输出一个上升沿,使锁存器打开,计数器计数结果输入译码器,从而让显示器显示。它的工作时序波形如图2-3所示。图2-。电路形式采用由555所构成的施密特