中兴通讯笔试试卷(硬件类).doc

***校园招聘笔试样卷
（硬 件）
第一部分，选择题（每题2分，共40分）
8031有多少个8位并行口？
(A) 1 (B) 2 (C) 3 (D) 4
答案：D
难度级别：基础 出处：单片机I级第10题
考察的知识点：51单片机的基本结构
以下哪种方式是单片机系统中常用的串行通讯方式？
(A) ＵＳＢ (B) ＩＰ (C) ＲＳ-４８５ (D) HDLC
答案：C
难度级别：基础 考察的知识点：51单片机的基本通讯方式
CPU最小系统应包括哪些部分？？
(A) CPU、电源，时钟，程序存储器、232接口
(B) CPU、电源，时钟，程序存储器、USB接口处理
(C) CPU、电源，时钟，程序存储器、数据存储器
(D) CPU、程序存储器、数据存储器，EPLD逻辑
答案：C
难度级别：基础 出处：单片机I级第12题
考察的知识点：计算机硬件的基本知识
单片机的基本操作周期和外部时钟周期的关系是什么？
(A) 一个基本操作周期由6个外部时钟周期组成
(B) 一个基本操作周期由8个外部时钟周期组成
(C) 一个基本操作周期由10个外部时钟周期组成
(D) 一个基本操作周期由12个外部时钟周期组成
答案：D
难度级别：一般难度 出处：单片机II级第23题
考察的知识点：单片机硬件的基本知识
目前可编程器件通用的硬件描述语言有哪两种？
(A) VHDL和C (B) VHDL和Verilog (C) AHDL和Verilog。 (D) C和Verilog。
答案：B
难度级别：基础 出处：FPGA I级第6题
考察的知识点：可编程器件设计语言的基本知识
目前可编程器件的逻辑设计方法有哪两种？
(A) 图形描述设计和C语言 (B) 图形描述设计和汇编语言
(C) C语言和硬件描述语言 (D) 图形描述设计和硬件描述语言
答案：D
难度级别：基础 出处：FPGA I级 第5题
考察的知识点：可编程器件设计的基本知识
根据FPGA和CPLD的特点，各适用于什么情况？
(A) CPLD适逻辑较小的设计，FPGA适用于逻辑规模较大的设计
(B) CPLD适用逻辑较大的设计，FPGA适用于逻辑规模较小的设计
(C) CPLD适用组合逻辑的设计，FPGA适用于时序逻辑的设计
(D) CPLD适用时序逻辑的设计，FPGA适用于组合逻辑的设计
答案：A
难度级别：基础 出处：FPGA I级 第14题
考察的知识点：可编程器件的基本知识。
Verilog HDL中的“~”和“！”操作符号的含义是？
(A) “~”操作符号是按位取反，“！”操作符号是逻辑非。
(B) “~”操作符号是逻辑非，“！”操作符号是按位取反。
(C) “~”操作符号是逻辑或，“！”操作符号是逻辑与。
(D) “~”操作符号是逻辑与，“！”操作符号是逻辑非。
答案：A
难度级别：一般难度 出处：FPGA II级 27题
考察的知识点：可编程器件设计语言的基本知识，是否用语言做过设计。
以下关于时序逻辑和组合逻辑，同步逻辑和异步逻辑的解释哪种是正确的？
(A) 时序逻辑是依靠时钟触发的逻辑，组合逻辑是不依靠时钟触发的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是相关信号使用不同时钟驱动
(B) 时序逻辑是相关信号由同一个时钟驱动的逻辑，组合逻辑是不依靠时钟触发的逻辑，同步逻辑是依靠时钟触发的逻辑；异步逻辑是相关信号使用不同时钟驱动
(C) 时序逻辑是不依靠时钟触发的逻辑，组合逻辑是依靠时钟触发的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是相关信号使用不同时钟驱动
(D) 时序逻辑是依靠时钟触发的逻辑，组合逻辑是是相关信号使用不同时钟驱动的逻辑，同步逻辑是相关信号由同一个时钟驱动；异步逻辑是依靠时钟触发的逻辑

答案：A
难度级别：一般难度 出处：FPGA II第45题
考察的知识点：数字电路的基本知识。
分析下面的Verilog HDL代码，指出 b 的数值是多少。
wire [7:0] a;
wire b;
assign a = 8’d20;
assign b = ~(^a);？
(A) 1 (B) 2 (C) 3 (D) 4
答