（参考）EDA数字时钟VerilogHDL.doc

数字时钟及闹钟 1 目录一、实验任务............................................................................................. 2 实验目的............................................................................................. 2 实验要求............................................................................................. 2 二、设计思路............................................................................................. 2 硬件部分............................................................................................. 2 软件部分............................................................................................. 3 三、完成情况............................................................................................. 6 四、总结与收获......................................................................................... 7 具体分工............................................................................................. 7 五、完整程序............................................................................................. 8 数字时钟及闹钟 2 一、实验任务实验目的 1. 深入了解基于 EDA 工具的复杂时序逻辑电路的设计。 2. 理解并熟练利用 EDA 工具进行综合设计。 3. 熟练掌握芯片烧录的流程及步骤。 4. 掌握 V erilog HDL 语言的语法规范及时序电路描述方法。 5. 掌握多个数码管动态扫描与键盘扫描的显示原理及设计方法。实验要求设计一个带闹钟功能的 24 小时数字钟,它包括以下几个组成部分: ①显示屏,由 4 个七段数码管组成,用于显示当前时间( 时:分) 或设置的闹钟时间; ②数字键‘0’~‘9’,用于输入新的时间或新的闹钟时间; ③ TIME( 时间) 键,用于确定新的时间设置; ④ ALARM( 闹钟) 键,用于确定新的闹钟时间设置,或显示已设置的闹钟时间; ⑤扬声器,在当前时钟时间与闹钟时间相同时,发出蜂鸣声。基本要求(1) 计时功能: 这是本计时器设计的基本功能, 每隔一秒计时一次, 并在显示屏上显示当前时间。(2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出蜂鸣声。(3) 设置新的计时器时间:用户用数字键‘0’~‘9’输入新的时间,然后按"TIME" 键确认。发挥部分(1) 设置新的闹钟时间: 用户用数字键“0”~“9”输入新的时间, 然后按“ ALARM ”键确认。(2) 显示所设置的闹钟时间:在正常计时显示状态下,用户直接按下“ ALARM ”键, 则已设置的闹钟时间将显示在显示屏上。二、设计思路硬件部分本次数字时钟的设计主要在 NC-EDA-2000C 实验箱上完成, 应用的芯片为 Altara 公司的 EP1K10TC100 —3 芯片。该芯片具有低内核电压、低功耗的特点。芯片内门电路高达 1 万门, 内部使用 RAM 作电路结构, 速度高达几百 MHZ , 其输出可用管脚已全部开放, 位于芯片的四周, 用户可以根据自己的要求和芯片本身的功能自己任意定义管脚。同时为了体现实验箱的可扩展性,在芯片的两边各有一个 34 脚的 IDE 插口,可以通过数据排线与其它应用模块相连接。除了主芯片外,主要包括三大部分:八个数码管组成的显示部分、 4×4 键盘构成的按数字时钟及闹钟 3 键输入部分。以及其他输入或输出部分,如: "TIME" 键、“ ALARM ”键、时钟信号、蜂鸣器等。 8位7 段数码管: