信号完整性分析3.pdf

信号完整性分析

我们在滤除较为低频的噪 声的时候，就应当选择电容
值比较高的电容，想滤去频率较高的噪声，比如我们前面
所说的 EMI，则应该选择数值比较小的电容。所以，在实
际中，我们通常放置 一个 1uf 到 10uf 左右的去耦电容在每
个电源输出管脚处，来抑制低频成分，而选取 到
左右的去耦电容来滤除高频部分。何为高速电路
“高速电路”已经成为当今电子工程师们经常
提及的一个名词，但究竟什么是高速电路?这的确是一个
“熟悉”而又“模糊”的概念。而
事实上，业界对高速电路并没有一个统一的定义，通常对
高速电路的界定有以下多种看法：有人认为，如果数字逻
辑电路的频率达到或者超过 45MHZ-50MHZ，而且工作在
这个频率之上的电路已经占到了整个电子系统一定的份量
(比如说 1/3)，就称为高速电路；也有人认为高速电路和频
率并没有什么大的联系，是否高速电路只取决于它们的上
升时间；还有人认为高速电路就是我们早些年没有接触
过，或者说能产生并且考虑到趋肤效应的电路；更多的人
则对高速进行了量化的定义，即当电路中的数字信号在传
输线上的延迟大于 1/2 上升时间时，就叫做高速电路，本文
也沿用这个定义作为考虑高速问题的标准。
此外，还有一个容易产生混淆的是“高频电路
”的概念，“高频”和“高速
”有什么区别呢?对于高频，很多人的理解就是较高
的信号频率，虽然不能说这种看法有误，但对于高速电子
设计工程师来说，理解应当更为深刻，我们除了关心信号
的固有频率，还应当考虑信号发射时同时伴随产生的高阶
谐波的影响，一般我们使用下面这个公式来做定义信号的
发射带宽，有时也称为 EMI 发射带宽：
F=1／(Tr*π)，F 是频率(GHz)；Tr(纳秒)指信号的
上升时间或下降时间。
通常当 F>100MHz 的时候，就可以称为高频电路。所
以，在数字电路中，是否是高频电路，并不在于信号频率
的高低，而主要是取决于上升沿和下降沿。根据这个公式
可以推算，当上升时间小于 左右的时候，我们认
为是高频电路。
对于大多数电子电路硬件设计工程师来说，完全没有必
要拘泥于概念的差异，心中应该有个广义的“高速
”定义，那就是：如果在确保正确的电气连接的前提
下，电路仍不能稳定的高性能工作，而需要进行特殊的布
局，布线，匹配，屏蔽等处理，那么，这就是“高速
”设计。
第一章 信号完整性分析
信号完整性 SI 概述
信号完整性主要是指信号在信号线上传输的质量，当电路
中信号能以要求的时序、持续时间和电压幅度到达接收芯
片管脚时，该电路就有很好的信号完整性。当信号不能正
常响应或者信号质量不能使系统长期稳定工作时，就出现
了信号完整性问题。
我们听说过很多信号完整性的问题，譬如：振铃、反射、
近端串扰、开关噪声、非单调性、地弹、电源反弹、衰
减、容性负载等。而所有这些都与下面四类特定噪声源中
的一个有关[5]：
1. 单一网络的信号完整性
单一网络的信号完整性与信号路径和返回路径的物理特
性有很大关系。当信号从驱动源输出时，构成信号的电流
和电压将互连线看做一个阻抗网络。当信号沿网络传播
时，它不断感受到互连线引起的瞬态阻抗变化。如果信号
感受到的阻抗保持不变，则信号就保持不失真。然而一旦
阻抗发生变化，信号就在变化处产生反射，并在通过互连
线的剩余部分时发生失真。
减小阻抗突变问题的方法是让整个网络中的信号所感受
到的阻抗保持不变。这个方法一般通过这样三步实现：首
先使用线路阻抗为常量或是受控的电路板，其次，提供使
沿线阻抗保持不变的拓扑结构的布线规则，最后，在关键
处放置电阻来控制反射并设法使接收到的信号更干净。
2. 两个或多个网络间的串扰
网络间的容性耦合和感性耦合，给有害噪声从一个网络
到达另一网络提供了路径。串扰发生在两种不同的情况
中：互连线为均匀传输线时（例如电路板上大部分走线）
和互连线为非均匀传输线时（例如接插件和封装）。当感性
耦合噪声