全新ddr2,ddr3测试解决方案.docx

全新ddr2,ddr3测试解决方案:ddr3和ddr2
[模版仅供参考，切勿通篇使用]
全新DDR2/DDR3测试解决方案 - 从模拟验证到数字验证，为所有DDR提供完整的测试解决方案 20xx/11/10 2 存储器技术 – 概况 •DRAM - 主流技术应用 –计算机系统存储器 •服务器, 台式电脑, 笔记本电脑 •动态, 易失性存储器, 插入式DIMMs •需要与各种存储控制器交互工作 –嵌入式系统 •手机, 打印机, 汽车 •直接焊接到电路板 •固定的存储器配置(No SPD) –更快速的处理器和更快速的数据速率推动着DRAM发 展 •DDR3现在已经达到 1333 (/s)的数据速率 •DDR3 1600很快将出现 •DRAM 其他应用 –LPDDR – 低能耗DDR •节能，支持便携式计算机 –GDDR – 显存 •为处理速度优化 Tektronix Innovation Forum 20xx 20xx/11/10 3 Tektronix Innovation Forum 20xx 存储器设计正超过千兆位数据速率 13 GHz Scope 20xx 20xx 20xx 20xx 20xx 20xx 20xx 20xx 20xx 5000 DDR (≤400 MT) DDR2 (≤1066 MT) DDR3 (≤1600 MT) DDR4 (≤3200 MT) GDDR5 (≤4800 MT) MT/S 20xx 4000 3000 2000 1000 500 •并行总线达到串行总线的速度 – 存储器时钟速度达到1GHz –时序余量更紧张 –串扰, 阻抗匹配和抖动问题 20xx/11/10 5 Tektronix Innovation Forum 20xx DDR存储器行业状况 •JEDEC负责标准开发管理，JEDEC拥有 300多名会员公司 •DDR追求经济型的设计和高性能设计 •DDR规范 –四种主要系统总线: 数据, 地址, 时 –需要多种测量，包括建立时间/保持 时间, 抖动, AC/DC电平, slew rate, 过冲/下冲, 眼图, 等等 20xx/11/10 6 Tektronix Innovation Forum 20xx 设计和验证面临的挑战 •Stub的拓扑设计，紧张的定时容限， 要求检验: – 电气电源和信号电源质量, 噪声, 毛 刺和地弹/地跳 – 时钟信号质量, 上升时间和下降时 间/slew rate – 命令, 地址和数据有效窗口 (Setup/hold time) – DQS/DQ/Clock skew §将物理层的信号与系统级的时序关联起来 –存储器初始化时序 –SDRAM模式寄存器操作(MSR) –读/写数据有效窗口 –休眠状态的时序 –普通工作状态的时序 读闸门幅度问题 20xx/11/10 7 Tektronix Innovation Forum 20xx 数字信号和数字信号和协议层调试协议层调试 TLA逻辑分析仪逻辑分析仪, 带有带有Nexus Technology DDR分析软件分析软件 检验和调试命令,时序， 数据, 等等 模模拟拟特性特性和物理层调试和物理层调试 DPO/DSA实时示波器和软件实时示波器和软件 信号完整性测试 SDRAM探测解决方案