面向杂凑算法的通用加速单元研究与设计.pdf

学 号 ： 22720143007
论 文 密 级 ： 公开
中图分类号：
学科分类号：

学 校 代 码 ： 90005


硕士学位论文
面向杂凑算法的通用加速单元
研究与设计


论文作者： 朱坤崧
指导教师： 戴紫彬 教授
申请学位： 工学硕士
学科名称： 电子科学与技术
研究方向： 嵌入式密码系统设计技术
论文提交日期： 2017 年 4 月 20 日
论文答辩日期： 2017 年 6 月 20 日


解放军信息工程大学密码工程学院

二〇一七年四月
A Dissertation Submitted to
PLA Information Engineering University
for the Degree of Master of Engineering



Research and Design of General
Accelerate Unit for Hash Function



Candidate： Zhu Kun-song
Supervisor： Prof. Dai Zi-bin







Apr. 2017
摘 要
杂凑算法在密码学中具有重要的地位，被广泛应用于可信计算、身份认证中。针对不
同应用场景下不同的安全需求以及通用处理器实现性能较低的问题，本文以杂凑算法为研
究对象，提出了一种基于有向无环图的定制指令生成方法，以样本杂凑算法为基础提取子
图生成定制指令，进而设计面向杂凑算法的加速单元及其融合架构，提升通用处理器实现
杂凑算法的处理性能。本文主要工作和研究成果如下：
提出了基于有向无环图的定制指令生成方法，基于 LLVM 编译架构生成样本算法的有
向无环图，并采用剪枝操作缩小搜索空间。通过基于遗传算法的候选子图搜索算法，以单
个节点在满足约束条件下生长出的最大子图作为种群个体，随机产生的候选子图集经选
择、交叉和变异等遗传操作不断进化，可在多项式时间复杂度内得到最优的候选子图集。
提出了基于延时、执行频次、性能收益和使用该指令样本算法数等参数的候选子图质量量
化评估方法，通过该方法可对所有满足约束条件的候选子图按质量数值的高低进行排序，
为候选子图的筛选提供依据。提出了基于动态规划的子图筛选方法，通过确定状态变量、
决策变量和状态转移方程实现对候选子图的选择，使筛选出的子图集能够达到最优的性能
加速比，为加速单元的硬件设计提供数据支撑。
设计了面向样本杂凑算法的通用加速单元，通过对样本杂凑算法控制和数据流图结构
的研究，设计相关参数生成用于加速单元设计的定制指令，按照子图映射规则将定制指令
映射到加速单元