下载此文档

中文芯片基础手册.doc


文档分类:IT计算机 | 页数:约43页 举报非法文档有奖
1/43
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/43 下载此文档
文档列表 文档介绍
翻译
源语言:英语
目的语言:中文(简体)
英语中文德语检测语言
中文(简体)英语日语
■第1章简介
■第2章,MAX II架构
■第3章,JTAG和在系统可编程
■第4章,热插拔和上电复位MAX II器件
■第5章,DC和开关特性
■第6章,参照和订购信息
修订历史
请参阅每章自己特定修订历史。关于何时
每个章节进行了更新,参阅章修订日期某些,这似乎
在完全手册。
I-2第I:MAX II器件系列数据表
©10月Altera公司MAX II器件手册
1。简介
简介
瞬时上电,非易失性CPLDMAX®,6 layermetal
闪存,密度从240至2,210个逻辑单元(LE)(128至2,210
相称于宏社区)和8千位非易失性存储。MAX II器件提供高
I / O数量,迅速性能,可靠配件与其她CPLD架构。
MultiVolt核心,顾客闪存(UFM)块,并增强系统
可编程(ISP),MAX II器件设计,以减少operating revenue,和功耗,同步
提供可编程解决方案应用,如总线桥接,I / O
扩展,上电复位(POR)和顺序控制和设备配备
控制。
特点
MAX II CPLD具备如下特点:
■低成本,低功耗CPLD
■瞬时上电,非易失性建筑
■待机电流低至29μA
■提供迅速传播延迟和时钟输出时间
修订历史
MAX II器件手册©10月Altera公司
■UFM制止8千位非易失性存储
■MultiVolt核心, V/ V装置
V
■MultiVolt I / O接口,-V ,-V ,-V ,-V逻辑电平
■总线型构造,其中涉及可编程摆率,驱动强度,bushold,
和可编程上拉电阻
■施密特触发器使噪声容限输入(可编程每针)
■I / O是完全兼容外围组件互连特别
兴趣小组(PCI SIG),PCI本地总线规范,,-V
运营在66 MHz
■支持热插拔
■内置联合测试行动组(JTAG)边界扫描测试(BST)电路
-1990
■ISP电路与IEEE原则兼容。1532
MII51001-
1-2第1章:
特点
MAX II器件手册©10月Altera公司
表1-1列出了MAX II系列特性。
f对于等效宏单元更多信息,请参阅MAX II逻辑元件
宏单元转换办法白皮书。
MAX II和MAX IIG设备是在三种不同速度级别-3,-4和-5,与
-3是最快。同样,MAX IIZ器件提供两种速度级别:-6,
-7,-6更快。这些速度级别指整体相对
性能,而不是任何特定期序参数。传播延迟定期
修订历史
MAX II器件手册©10月Altera公司
在每个速度级别和密度号码,请参阅直流和开关
MAX II器件手册特性篇章。
表1-2显示了MAX II器件速度级别产品。
表1-1 MAX II系列特性
特点
EPM240
EPM240G
EPM570
EPM570G
EPM1270
EPM1270G
EPM2210
EPM2210G EPM240Z EPM570Z
LE240 570 1,270 2,210 240 570
典型等效宏单元192 440 980 1700 192 440
等效宏单元范畴:128 240 240 570 570 1,270 1,270 2,210 128 240 240 570
UFM大小(位)8,192 8,192 8,192 8,192 8,192 8,192
最大顾客I / O引脚80 160 212 272 80 160
TPD1(NS)(1)
FCNT(兆赫)(2)304 304 304 304 152 152
TSU(NS)
TCO(NS)
表1-1:
(1)TPD1代表了一种引脚至引脚延时为最坏状况下,I / O放置一种完整对角线跨设备和组合逻辑途径
在一种单一,是相邻输出引脚LUT和实验室实行。
(2)最高频率时钟输入引脚I / O原则限制。16位计数器临界延迟,运营速度比这个数。
表1-2 MAX II速度级别
设备
速度级别
-3 -4 -5 -6 -7
EPM240
EPM240G
V V V -
EPM570
EPM570G
V V V -
EPM1270
EPM1270G

中文芯片基础手册 来自淘豆网www.taodocs.com转载请标明出处.

非法内容举报中心
文档信息
  • 页数43
  • 收藏数0 收藏
  • 顶次数0
  • 上传人梅花书斋
  • 文件大小58 KB
  • 时间2021-12-13