第12章 时序逻辑电路.ppt

第十二章时序逻辑电路第一节触发器第二节计数器第三节寄存器返回主目录第一节触发器一、基本一、基本 RS RS 触发器触发器基本 RS触发器又称为 RS锁存器,在各种触发器中,它的结构最简单,却是各种复杂结构触发器的基本组成部分。 -1 所示电路是由两个与非门交叉反馈连接成的基本RS触发器。图12-1 基本 RS触发器 a)逻辑图 b)逻辑符号 (1)逻辑功能分析在基本 RS触发器中,触发器的输出不仅由触发信号来决定,而且当触发信号消失后,电路能将输出状态保持下去,即具备记忆功能。= =0 或 Q=0 、=1)当= =1 时,电路有两个稳定状态: Q=1 、=0或 Q=0 、=1,我们把前者称为 1状态或置位状态,把后者称为 0 状态或复位状态。 R Q Q S2)当=1、=0时, Q=1 ,=0,触发器被置成 1状态。 3)当=0 、=1 时, =1 , Q=0 ,触发器被置成 0状态。 4)当=0、=0时, Q= =1 ,这是一种未定义的状态, 既不是 1状态,也不是 0状态,这种状态是不稳定的,我们称之为不定状态。 RSQ S R Q R SQ (2)逻辑功能的描述触发器在接收触发信号之前的原稳定状态称为初态,用 Q n表示;触发器在接收触发信号之后建立的新稳定状态叫做次态,用 Q n+1表示。触发器的次态 Q n+1是由触发信号和初态 Q n的取值情况所决定的。 1)状态转换特性表含有状态变量的真值表叫做触发器的特性表。基本 RS 触发器的特性表如表 12-1 所示。表 12-2 为简化的特性表。表12-1 基本 RS触发器状态转换特性表 011100不定不定 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 1 Q n+1 Q nRS表12-2 简化的 RS触发器特性表表 Q n 1 0 不定 1 1 1 0 0 1 0 0 Q n+1 RS 2)时序图(又称波形图) 时序图是以波形图的方式来描述触发器的逻辑功能的。在图 12-1a 所示电路中,假设触发器的初始状态为 Q=0 、=1,触发信号的波形已知,则根据上述逻辑关系可以画出 Q和的波形,如图 12-2 所示。 QQ 图12-2 时序波形图基本 RS触发器除了可用上述与非门组成外,也可以利用两个或非门来组成,其逻辑图和逻辑符号如图 12-3 所示。图12-3 或非门组成的基本 RS触发器 a)逻辑图 b)逻辑符号在这种基本 RS触发器中,触发输入端 R、S在没有加触发信号时应处于低电平,加有触发信号时为高电平(称为高电平有效)。其特性表见表 12-3 、时序图如图 12-4 所示。图12-4 或非门构成的 RS触发器时序图表12-3 或非门构成的 RS触发器特性表 Q n 1 0 不定 0 0 0 1 1 0 1 1 Q n+1 R S 二、同步二、同步 RS RS 触发器和触发器和 D D锁存器锁存器 RS触发器(1)电路组成同步 RS触发器是同步触发器中最简单的一种,其逻辑图和逻辑符号如图 12-5 所示。 CP是时钟脉冲信号, 高电平有效,即 CP为高电平时,输出状态可以改变, CP为低电平时,触发器保持原状态不变。 Q和是互补输出端。 Q 图12-5 同步 RS触发器 a)逻辑图 b)逻辑符号(2)功能分析 1)当 CP=0 时,触发器保持原状态不变。 2)当 CP=1 时,触发器将按基本 RS触发器的规律发生变化。此时,同步 RS触发器的状态转换特性表与表 12-3 相同。(3)初始状态的预置在实际应用中,有时需要在时钟脉冲 CP 到来之前,预先将触发器设置成某种状态,为此,在同步 RS 触发器电路中设置了直接置位端和直接复位端。其工作情况可用图 12-6 的波形图来描述。图12-6 同步 RS触发器时序波形图 D触发器同步 D触发器又称为 D锁存器,其逻辑图和逻辑符号如图12-7 所示。图12-7 同步 D触发器 a)