实验利用计数器设计多功能数字钟.ppt

实验利用计数器设计多功能数字钟
第1页，本讲稿共33页
一、实验目的
掌握译码、显示电路的构成及使用方法；
进一步熟悉计数器输出波形的测试方法；
掌握40161的逻辑功能及使用方法；
学****数字电路系统设计、组装与稿共33页
15
4. 校时电路的设计
当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）
校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能
为使电路简单，这里只进行分和小时的校时
对校时电路的要求是
在小时校正时不影响分和秒的正常计数
在分校正时不影响秒和小时的正常计数
校时方式有“快校时”和“慢校时”两种
“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数
“慢校时”是用手动产生单脉冲作校时脉冲
S1为校“分”用的控制开关
S2为校“时”用的控制开关
校时脉冲采用分频器输出的1Hz脉冲
当S1或S2分别为“0”时可进行“快校时”
需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路
第16页，本讲稿共33页
16
5. 主体电路的装调
由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路
级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时
如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。F的小电容相并联
经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示
如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器
除了振荡和译码显示部分外，其它各功能都可以用GAL16V8来实现。
第17页，本讲稿共33页
17
四、功能扩展电路的设计
定时控制电路的设计
仿广播电台正点报时电路的设计 
报整点时数电路的设计 
触摸报整点时数电路的设计
定时控制电路的设计
仿广播电台正点报时电路的设计
报整点时数电路的设计
触摸报整点时数电路的设计
第18页，本讲稿共33页
18
1. 定时控制电路的设计
数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。 不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
例 要求上午7时59分发出闹时信号，持续时间为1分钟。 解 7时59分对应数字钟的时个位计数器的状态为(Q3Q 2Q 1Q 0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。
第19页，本讲稿共33页
19
1. 定时控制电路的设计
所以闹时控制信号Z的表达式为
式中，M为上午的信号输出，要求M=1
如果用与非门实现上式所表示的逻辑功能，则可以将Z进行布尔代数变换，即
实现上式的逻辑电路如图所示，其中74LS20为4输入二与非门，74LS03为集电极开路（OC门）的2输入四与非门
因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源+5V端之间应接一电阻RL，RL的值可由式(2-3-8)、(2-3-9)计算，取RL=。如果控制1kHz高音和驱动音响电路的两级与非门也采用OC门，则RL的值应重新计算
由图可见上午7点59分时,音响电路的晶体管导通,则扬声器发出1kHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。
第20页，本讲稿共33页
20
2. 仿广播电台正点报时电路的设计
仿广播电台正点报时电路的功能要求是： 每当数字钟计时快要到正点时发出声响; 通常按照4低音1高音的顺序发出间断声响; 以最后一声高音结束的时刻为正点时刻。
秒个位计数器的状态
CP(秒)
Q3S1
Q2S1
Q1S1
Q0S1
功 能
50
0
0
0
0
51
0
0
0
1
鸣低音
52
0
0
1