AllegroPCB设计中的约束管理.doc

2、
AllegroPCB设计中的约束管理
本章主要介绍一下约束管理器的使用，约束管理器贯穿于原理图设计、PCB设计、仿真分析设计，这里主要讲述在PCBEditor中如何使用约束管理器来对信号进行约束设置。
一、约束管理器概述
lCSet栏中，用鼠标直接单击空白处,在弹出的下拉菜单中进行电气规则的选择。
拓扑
在设置网络后面的Topology栏中，设置拓扑结构，如图10_4所示。Topology栏各项说明如下：
2、
VerifySchedule:确认拓扑结构。Yes表示确认拓扑执行DRC检查；No表示不执行DRC检查；Clear表示不选择此功能。
Actual：实际值，仅可读
Margin：裕量，仅可读
Schedule：选择一定的拓扑结构，包括：菊花链结构(Daisy-chain)、树状结构(MinimumSpanningTree)、源负载菊花链结构(Source-LoadDaisy-chain)、星形结构(Star)、远端分支结构(Far-endCluster)。
10_4
设置分支长度
在设置网络后面的StubLength栏中，Max行空白处输入分支最大长度。
设置过孔数
在设置网络后面的ViaCount栏中，Max行空白处输入最大的过孔数量。
设置表层布线长度
在设置网络后面的ExposedLength栏中，Max行空白处输入最大的布线长度。
设置平行线长度
在设置网络后面的Parallel栏中，单击Max行空白处，弹出平行线长度详细设置，如图10_5所示。
2、
设置好长度和间距后，单击“Ok”按钮，完成设置。单击“Clear”清除设置。
3、阻抗设置
在约束管理器Net栏中选择Routing/Impedance,对阻抗进行设置。对于信号阻抗设置的前提条件是叠层已经设定好，此项设置不建议再次设定，因阻抗和线宽、线间距、叠层都有很大的关系。设置方法如下：
在所选网络后面的Impedance栏下的Target空白处单击鼠标，输入目标阻抗如50后，软件会自动在Tolerance栏下设置限度范围，默认是%,一般设置%，如图所示。
设置最小/最大传输延时
在约束管理器Net栏中选择Min/MaxPropagationDelays，对最小/最大传输延时进行设置。此栏是对一个单个网络或一个Bus设定传输延时的最大及最小值。
在所选网络后面的PropDelay栏下的Min空白处单击鼠标，输入最小延时;Max空白栏处输入最大延时，如图10_7所示。
10_7
提示：1、在输入最小/最大的延时后，PINPair会自动设置；2、单击按钮，可以更改单位。可以选择以时间（ns）、长度（mil）、相对值（％）为单位，对于1ns的传输时间大约等于传输线5600mil的长度。
5、设置总的布线长度
在约束管理器Net栏中选择Routing/TotalEtchLength,对总的布线长度进行设置。此处主要对布线的总长度设定一个最小长度和一个最大长度。设置方法如下：
在所选网络后面的TotalEtchLength栏下的Min空白处单击鼠标，输入最小长度，Max空白处输入最大长度，表示所有导线在最小长度和最大长度之间，如图10_8所示。
2、
10_8
UnroutedNetLength表示在此栏单击鼠标右键选择Analyze查看未布线飞线长度。
Routed/ManhattanRatio表示在此栏单击鼠标右键选择Analyze查看布线后曼哈顿比。
6、设置差分对
对于高度设计来说，差分信号越来越被更多地应用，面对差分信号的布线要求也严格，不仅在叠层设置上要保证其阻抗值，且要对一对的差分线更要等长、等间距，来保证其总体阻抗的连续性。为了更方便对差分信号进行设置，Cadence的PCB设计工具——，在约束管理器中专门添加差分对设置栏。
在约束管理器Net栏中选择Routing/DifferentialPair，对差分对进行设置。
1)创建差分对
♦进行设置差分对之前，首先要创建差分对。对哪些网名的信号正好是差分信号，必须了然于胸。这个时候就在此要求我们对原理图设计中的网络命名一定要规范。
♦选择要创建差分对的两个网络，单击鼠标右键，在弹出的菜单中选择Create/DifferentialPair命令。
♦执行上述操作后，弹出创建差分对设置窗口，如图10_9所示。在DiffPairName中，输入差分对名字后，单击“Create”按钮完成差分对的设置，创建完成一对后，可以在左边的所有网络列表中继续选择其他要设置的差分对网络进行设置。
♦如果需要进行差分对设置的很多的