chapter5存储器原理与扩展(ZQL).ppt

chapter5存储器原理与扩展(ZQL)
（1）根据存储介质可分为：
半导体存储器：用半导体器件组成的存储器。
　 磁介质存储器：用磁性材料做成的存储器。
光介质存储器：用光存储材料做成的存储器。
（2）根和Y地址译码线两个信号线同时有效时，该存储元被选中进行读/写。T7和T8为开关管，控制数据位的导通（读/写）。
（3）在上电瞬间，T3和T4管导通，使得A和B两点电压上升。由于A和B两点电压上升快慢不同，当A点电压上升较快时，T2管较早导通，使得B点处于低电平，导致T1管截止，A点处于高电平，使得T2管更加导通，从而形成一个A点高电平、B点低电平的稳定工作状态；反之依然。
（4）这种电路有两个稳定状态，并且，A和B两点电平总是互为相反的。所以，可用A点电平的高或低来表示“1”或“0”信息，即存放一个稳定的二进制信息值。
（5）当进行读/写操作时，X地址译码线和Y地址译码线两个信号线同时有效，导致T5、T6、T7、T8开关管全部导通，A和B两点通过分别连接的位线D和/D，从而使两点的存放信息被分别读出到I/O和/I/O线上（或反过来写入），实现该存储元的信息值读/写操作。读出信息后，原存放信息不会被改变。
（6）静态RAM的基本存储元电路中MOS管数目比较多，故集成度较低。此外，T1和T2管始终有一个处于导通状态，使得静态RAM的功耗比较大。但是静态RAM存放的信息稳定，不需要刷新电路，所以存储器外围电路比较简单。
Date
19
西安邮电学院 计算机学院
2. SRAM的组成结构
静态RAM的结构：地址译码器、存储矩阵、双向数据缓冲器、存储器读/写控制逻辑等组成。
Date
20
西安邮电学院 计算机学院
存储矩阵
存储信息的载体，由基本存储元构成。
存储器读/写控制逻辑
对CPU发来的存储器访问控制信号译码，控制存储器进行相应的操作。
双向数据缓冲器
存储器数据的输入和输出通道。
地址译码器
用于选择存储矩阵中的存储单元。
Date
21
西安邮电学院 计算机学院
单译码的电路连接示意图 双译码的电路连接结构示意图
单译码方式：适合于存储单元数目较少的存储矩阵使用；
双译码方式：X和Y两个译码器，即将输入地址线分成X地址和Y地址两部分分别进行译码。节省译码器的输出线，适合于存储单元数目很多的存储矩阵使用。
Date
22
西安邮电学院 计算机学院
128选1译码器
Date
23
西安邮电学院 计算机学院
读时序
写时序
data
data
3. 静态RAM的读写时序
Date
24
西安邮电学院 计算机学院
3. 静态RAM的读写时序
静态RAM通常可与CPU直接连接，作为内存使用。
SRAM的读操作时序图 SRAM的写操作时序图
Date
25
西安邮电学院 计算机学院
4. 静态RAM芯片介绍
常用的6264芯片是高速SRAM芯片，它采用双列直插式（DIP）封装，共有28个引脚，各引脚功能说明如下：
A12~A0：13根地址线；
D7 ~ D0 ：8根数据线；
CS1，/CS2：2根片选线；
/WE：1根读写线；
/OE：1根输出使能线；
Vcc和Gnd ：电源和地线；
Date
26
西安邮电学院 计算机学院
6264芯片的工作方式选择。
工作方式
CS2
/CS1
/OE
/WE
D7 ~ D0
读
1
0
0
1
输出
写
1
0
x
0
输入
未选通
x
1
x
x
高阻
未选通
0
x
x
x
高阻
注：“x”表示可以是“0”或“1”
6264芯片的逻辑电路示意图
Date
27
西安邮电学院 计算机学院
动态存储器　1. 四管动态存储元
上面介绍了静态RAM的一个基本存储元是由6个MOS管构成的。
在计算机系统中，一般都希望存储器容量越大越好。因此，在相同的面积上放置更多的存储元，能够提高存储器的集成度。下面介绍四个MOS管和单个MOS管构成的DRAM基本存储元电路。
四管DRAM基本存储元是在六管SRAM基本存储元电路基础上，经过电路优化而成的。
下面主要分析说明该存储元的工作原理、读写操作和定时刷新操作过程。
不讲解！
Date
28
西安邮电学院 计算机学